SU1381720A1

SU1381720A1 - Декодирующее устройство

Info

Publication number: SU1381720A1
Application number: SU864124958A
Authority: SU
Inventors: Станислав Валентинович Кузнецов; Юрий Иванович Николаев; Вадим Олегович Александров; Сергей Иванович Приходько; Сергей Геннадиевич Рассомахин; Леонид Степанович Сорока
Original assignee: Предприятие П/Я Г-4190
Priority date: 1986-09-26
Filing date: 1986-09-26
Publication date: 1988-03-15

Abstract

Изобретение относитс к вычислительной технике и технике св зи и может быть использовано в устройствах защиты от ошибок систем передачи и обработки дискретной информации , а также в системах дальней св зи с дублированием сообщений. Цель изобретени - повышение пропускной способности и достоверности устройства . Достижение цели изобретени обеспечиваетс введением в устройство второго и третьего регистров, мультиплексора, триггера, элементов И и элементов ИЛИ. Сущность изобретени состоит в том, что в устройстве осуществл етс коррекци методом перебора значений разр дов одного из двух повторений избыточного кодового слова только на тех позици х, где произоншо несовпадение двух повторений . При этом коррекци с последующей проверкой на достоверность осуществл етс на тактовой частоте срабатьшани логических элементов, значительно превьппающей тактовую частоту приема кодового слова. 2 ил. а в (Л

Description

00 00

ю

Изобретение относитс к вычислительной технике и технике св зи и может быть использовано в устройствах защиты от ошибок систем передачи и обработки дискретной информации, а также в системах дальне св зи с дублированием сообщений (например, в системах с решающей обратной св зью).

Цель изобретени - повышение достоверности и информативности устройства .

Поставленна цель достигаетс тем, что в устройстве, благодар введению специальных технических средств, oc цecтвл eтc корректировка (исправление) методом перебора значений разр дов одного из двух повторений (п,и)-кода только на тех позици х, где произошло несовпадение двух повторений. При этом, корректировка с последующей проверкой на достоверность осуществл етс на тактовой частоте, определ емой быстродействием логических элементов и значительно превьапающей тактовую час тоту приема повторений (п,К)-кода.

Это обеспечивает без дополнительного введени информационной избыточ ности, по OTHOitjeHHKj к известному уст ройству,корректировку (d-2) ошибок во втором повторении, и на этой осно ве прием сообщени , соответствующего истинному, с веро тностью, не ниже чем в известном устройстве и за значительно меньшее врем , чем при повт торном приеме двухкратного или однократного повторени (п.К)-кода.

Содержание реализованного в предлагаемом устройстве нового алгоритма декодировани состоит в следующем . Кодовые блоки Х, и Х, принимае мые из канала, св зи представл ютс следующим образом.

XI

@ 1,; Х2 S ® 1;

где Ь - (п,и)-код; 1, и 1. вектора опшбок соответствующих повторов fблоков X, и X,). В случае необнаружени ошибок (п,k)-кoдoв .в первом повторении X , информаци выдаетс получателю. Если в первом повторении ошибка обнаружена, то принимаетс второй повтор Х, который также повтор етс на наличие ошибок. В случае необнар жени ошибок во втором повторе Х информаци также выдаетс получателю. Если во втором повторе Х ошибка обнаружена, то выдел етс вектор надежности путем сложени по модулю два первого X, и второго Х гтовторов, т.е.

Х1®Х2 ©1.. 1,©Ц Е,

10 Если векторы 1, и 1 не содержат единиц в одноименнь(х позици х, то все ошибки вектора Х или Х покрываютс вектором (liQlj) Е. Одновременно подсчитываетс число еди15 ниц в векторе Е. Если вес вектора Е не превьпиает кратность гарантированно обнаруживаемых ошибок (n,k)-KO- да, т.е. b : d-1, то осуществл етс поиск вектора ошибок 1 дл вто20 рого вектора Х. Так как ошибки могут иметь место только на тех позици х блока Xj, где у вектора Е сто т единицы, то поиск вектора ошибок 1 сводитс к перебору симво25 лов только этих позиций. Всего возможно (2 -2) двоичных чисел (кроме 00...0 и 1 I . . . 1 на позици х, где у вектора Е сто т единицы. Каждое из Т; чисел (О « j 2 ) представл - 30 ет собой тест, которьй суммируетс по модулю два с вектором Х. Результат суммировани провер етс по наличию ошибок (п.k)-кодом . Если ошибка не обнаруживаетс . это свидетельствует о том, что вектор ошибок lj найден, т.е. 12 -Т , и дальнейшее декодирование прекра- щаетс , т.е.

40 Х,®Т 8©1,©1 .

35

Отказ от декодировани происходит в случае, если вектор ошибок не найден до j 2 -2. Это свидетельствует о том, что ошибка произогша

в одноименных разр дах X, и Х, т.е. неисправна ошибка. Кроме того, отказ от декодировани происходит и в случае, если вес вектора Е превьш1ает кратность гарантированно обнаруживаемых ошибок (n,k)-кодом, т.е. если . Отказ от декодировани равнозначен запросу следующего блока X } т.д.

На фиг.1 представлена функциональна схема устройства; на фиг.2 - временные диаграммы управл ющих сигналов .

Устройство (фиг.1) содержит регистры сдвига I и 2, регистр коит- рольноро теста 3, счетчики 4 и 5, блок обнаружени ошибок 6, мультиплексор 7, триггер 8, с т маторы по модулю два 9 и 10, элементы И 11-17 элементы ИЛИ 18-21, входы 22-25, выходы 26-29.

Устройство работает следующим образом .

На установочный вход устройства 22 поступает импульс, который переводит триггер 8 в единичное состо ние . Это свидетельствует о том, что устройство готово дл приема первого кодового блока X, в первый регистр сдвига 1. По окончании циклового фазировани поиска маркера блока X , на информационный вход устройства 23 поступает первый кодовый блок X,, который поступает через открытые элементы И 11 и ИЛИ 19 на информационный вход первого регистра сдвига 1, на синхровход С которого поступают с синхровхода устройства 2Д п синхроимпульсов частотой f, . Одновременно кодовый блок X, через элемент ИЛИ I8 поступает на информационный вход блока обнаружени ошибок 6, где осуществл етс проверка на достоверность блока X, (n,k)-кодом например дл разделимого циклического кода деление на образующий полином). По окончании записи блока X , в регистр 1 с опросного входа уст ройства 25 поступает импульс опроса состо ни блока 6. Если блок 6 ошибки не обнаруживает, то на втором его выходе (выходе отсутстви ошибки) по вл етс сигнал, который через элемент И 13 (на второй вход которого поступает единичный потенциал с единичного выхода триггера 8), поступа на первьй адресный вход мультиплексора 7, подготавливает мультиплексор 7 дл выдачи информации на информационный выход 26 устройства по первому каналу, т.е. с выхода регистра 1. Этот же сигнал, поступа на выход управлени синхронизирующего устройства , обеспечивает поступление на синхровход 24 устройства п синхроимпульсов частоты fjjnoA действием которых достоверно прин тый блок Х( по первому каналу через мультиплексор 7 считываетс на информационный выход 26 устройства, при использовании разделимого (n,k)-кoдa считьгоа0

5

0

5

0

5

0

5

0

5

::тс только первые k разр дов, т.е. на синхровход 24 устройства поступают k синхроимпульсов частоты f.

Если блок 6 ошибку обнаруживает, то на первом его выходе (выходе наличи ошибки) по вл етс импульс, который обнул ет блок 6 (не показано , но может быть реализовано как обычный сброс элементов пам ти, например обычного декодера циклического кода) и переводит триггер 8 в нулевое состо ние. Через элемент И 17 этот импульс не пройдет, так как элемент И 17 бьш заблокирован отсутствием единичного потенциала на другом его выходе, так как триггер 8 находилс в единичном состо нии. Таким образом, устройство подготовлено дл приема второго кодового блока Xj.

Второй кодовый блок Х по окончании его циклового фазировани , поступа на информационный вход 23 устройства на тактовой частоте f через открытый элемент И 12 и ИЛИ 20, записьюаетс в регистр 2, а че- .рез элемент ИЛИ 18 провер етс на достоверность блоком 6. Одновременно под действием синхроимпульсов f, осуществл етс через элемент И.ГТИ 19 перезапись содержимого регистра I. При этом, по вление первого блока X, на выходе сумматора по модулю два 9 не вли ет на работу устройства, так как счетчик импульсов 4 и регистр 3 наход тс в нулевом состо нии и поэтому заблоки-- рованы. По окончании записи второго кодового блока Х в регистр 2 на опросный вход 25 устройства поступает второй импульс опроса блока 6. Если ошибка не обнаружена, то через элемент И 14, так как второй его вход св зан с нулевым выходом триггера 8, сигнал поступает на адресный вход А1 мультиплексора 7, подготавлива его дл выдачи информации на информационном выходе 26 устройства по второму каналу, т.е. с выхода регистра 2 через сумматор по модулю два 10. Так как на второй пход этого сумматора по модулю два 10 информаци не поступает (регистр 3 находитс в нулевом состо нии), то кодовый блок Xj, проход через сумматор по модулю два 10, не изменит своей структуры. Считывание (ретрансл ци ) достоверно прин того в регистр 2 кодового блока Х осуществл етс также под действием синхроимпульсов частоты fj.

Если и после приема второго кодового блока Х обнаружена ошибка в блоке 6, то под действием импульса, поступающего на адресный вход 25, на выходе наличи ошибки блока 6 по витс импульс, который, проход через элемент И 17 переводит счетчик 4 в состо ние О,.,01, соответствующее по влению единичного потенциала на первом его выходе, .и поступает на

13817206

мент И 16 подготовлен Гза счет св зи с единичным первым выходом счетчика импульсов 4) дл прохождени через него единичных импульсов с выхода сумматора по модулю два 9, то счетчик импульсов 5 осуществл ет подсчет числа единичных разр дов в векторе надежности Е. Если их число превыша- 0 бт объем счетчика импульсов 5, т.е. обнаруживающую способность (n,k)-KO- да, то с выхода переполнени этого счетчика снимаетс сигнал, свиде- тельствующий об отказе от декодиро

ыход индикации режима 29 устройства. 15 вани . то свидетельствует о переходе устойства в режим коррекции. Таким обазом , в режим коррекции устройство ереходит в случае обнаружени ошиок блоком 6 как в первом Х, так

20

Так ет прог рольног ле корр Т1 сдви осущест вого им модулю совпаде го и вт то перв суммато третьем ( ) к осущест он пере Наличие р де ре св зан печивае нала с два У ч батыван И 15 на два 10 ты устр ции. Эт нию сум жимого дс слова X с выход осущест ре 3 и O...UOO свидете ни на о в перво элемен матьс контрол

и во втором Xj кодовых блоках.

Коррекци сводитс к инвертированию значений определенных разр дов кодового блока Х, которые определ ютс единичными разр дами вектора ошибок Е l,®lj. Позиции кодового блока Х, подлежащ 1е инвертированию, определ ютс методом перебора и задаютс контрольным tecTOM Т . Максимально возможное число вариантов - вектора ошибок Ij - соответствующих им тестов TJ определ етс соотношением (2), т.е. величиной S , Таким образом, в режиме коррекции возможно S циклов работы устройства. Номер (J) теста Tj задаетс состо нием счетчика импульсов 4. Поэтому перед началом очередного цикла коррекции содержимое счетчика импульсов 4 переписьшаетс в разр ды регистра 3, начина с первого под действием задержанного на врем срабатывани счетчика импульсов 4 импульса опроса блока 6. Мультиплексор 7 за-- блокирован отсутствием сигналов на его адресных входах АО и А1. Сдвиг информации в регистрах 1 и 2 осуществл етс под действием синхроимпульсов частоты fJ. Таким образом, перед началом первого цикла коррекции счетчик импульсов 4 находитс в состо нии O...OI. регистр 3 - в состо нии U...OIU. При поступлении синхроимпульсов fj на синхровходы регистров 1 и 2 через элементы ИЛИ 19

25

30

Так как вектор надежности Е ет программу сдвига в регистре к рольного теста 3, то на первом ле коррекции, т.е . дл первого т Т1 сдвиг информации в регистре 3 осуществитс по переднему фронту вого импульса на выходе сумматор модулю два У. Если, например, н совпадение в третьих разр дах пе го и второго кодовых блоков Х-, и то первый импульс по витс на вы сумматора по модулю два 9 только третьем такте () в первом цик ( ) коррекции. По этому сигнал осуществитс сдвиг в регистре 3 он перейдет в состо ние 0...001. Наличие единицы в нулевом (п) р р де регистра 3, с выходом котор св зан один вход элемента И 15, печивает прохождение единичного нала с выхода сумматора по модул два У через задержанный на врем батывани регистра 3 вход элемен И 15 на вход сумматора по модулю два 10 только на третьем такте р ты устройства в Первом цикле кор ции. Это соответствует инвертиро нию сумматором по модулю два сод жимого третьего разр да кодового дс слова Xj. Следующий единичный си с выхода сумматора по модулю два осуществл ет второй сдвиг в реги ре 3 и переводит его в состо ние O...UOO. Такое состо ние регистр свидетельствует о том, что больш ни на одном такте работы устройс в первом цикле коррекции с выход элемента И 15 единичный сигнал с матьс не будет. Это означает, ч контрольный тест Т1 на первом ци

35

40

50

и 20 осуществл етс перезапись инфор- коррекции имеет вид ...1000.

мации в этих регистрах и выделение на выходе сумматора по модулю два 9 вектора надежности Е. Так как элевани .

Так как вектор надежности Е задает программу сдвига в регистре контрольного теста 3, то на первом цикле коррекции, т.е . дл первого теста Т1 сдвиг информации в регистре 3 осуществитс по переднему фронту первого импульса на выходе сумматора по модулю два У. Если, например, несовпадение в третьих разр дах первого и второго кодовых блоков Х-, и Х, то первый импульс по витс на выходе сумматора по модулю два 9 только на третьем такте () в первом цикле () коррекции. По этому сигналу осуществитс сдвиг в регистре 3 и он перейдет в состо ние 0...001. Наличие единицы в нулевом (п) разр де регистра 3, с выходом которого св зан один вход элемента И 15, обеспечивает прохождение единичного сигнала с выхода сумматора по модулю два У через задержанный на врем сра- батывани регистра 3 вход элемента И 15 на вход сумматора по модулю два 10 только на третьем такте работы устройства в Первом цикле коррекции . Это соответствует инвертированию сумматором по модулю два содержимого третьего разр да кодового слова Xj. Следующий единичный сигнал с выхода сумматора по модулю два 9 осуществл ет второй сдвиг в регистре 3 и переводит его в состо ние O...UOO. Такое состо ние регистра 3 свидетельствует о том, что больше ни на одном такте работы устройства в первом цикле коррекции с выхода элемента И 15 единичный сигнал сниматьс не будет. Это означает, что контрольный тест Т1 на первом цикле

коррекции имеет вид ...1000.

Если первый тест совпадает с вектором ошибки во втором кодовом слове X 5 (17 0...1UO , то произойдет коррекци (исправление) этой ошибки Результат суммировани по модулю два кодового слова Х, с первым тестом Т, с выхода сумматора по модулю два 10 через элемент ИЛИ 18 поступает на вход блока 6, где провер етс на достоверность. Если ошибка не обнаружена, то состо ние счетчика импульсов 4 не мен етс , в регистр контрольного теста 3 задержанным импульсом опроса блока 6 записываетс снова номер первого теста, и мультиплексор через элемент И 14 подготавливаетс дл выдачи информации на информационный выход 2k устройства по второму каналу. В процессе вьщачи информации на информационный выход 26 устройства через второй канал мультиплексора 7 в устройстве происход т процессы, аналогичные тем, что и в первом цикле коррекции, т.е. осуществл етс инвертирование позиции кодового слова Х2 в соответствии с единичным разр дом первого контрольного теста t , , т.е. с информационного выхода 26 устройства по окончании первого цикла коррекции в случае необнаружени ошибок блоком 6 будет считыватьс кодовое слово Х2® Т, S , так как в этом случае Т, 1. Если в кодовом слове (.,) блок 6 обнаружит , то устройство перейдет на второй цикл коррекции. По импульсу опроса блока 6 произойдет обнуление счетчика импульсов 5 и через элемент И 17 изменитс состо ние счетчика импульсов 4 (О...10), которое перепишетс в регистр 3 и переведет его в состо ние U...10U.

В дальнейшем работа устройства аналогична работе на первом цикле. Отличие состоит лишь в том, что при первом сдвиге (т.е. на первой единичной позиции вектора надежности Е) в регистре 3 его разр д п не примет единичного значени , так как состо ние регистра 3 будет 0.,.010, Нулевой разр д п регистра 3 на втором цикле коррекции () примет единичное значение только на такте, соответствующем номеру второго единичного разр да,вектора надежности Е. Это означает, что коррекци огаибки в кодовом слове Х произойдет только на позиции, соответствующей номеру второго единичного разр да вектора надежности Е. В остальном работа устройства аналогична работе

0

5

0

5

0

4

0

5

0

5

на первом цикле коррекции. В случае необнаружени ошибки блока 6 на ин- фсэрмационном выходе 26 устройства будет считьшатьс кодовое слов Х,© (±) Tj, так как в этом случае Т 1,. Если блок 6 в этом кодовом слове ошибку обнаружит, устройство перейдет на третий цикл коррекции.

Режим коррекции будет продолжатьс до тех пор, пока не будет найден вектор ошибки 1 Т-,либо не по витс сигнал переполнени на выходе переполнени счетчика импульсов 4, свидетельствующий о наличии неисправимых ошибок в кодовом слове Х, т.е. ошибок в одноименных разр дах кодовых слов X, и Xj. На фиг.2 приведены временные диаграммы, по сн ющие моменты поступлени основных управл ющих сигналов. Здесь прин ты следующие обозначени : I - информационный вход 23; YO - моменты обнулени блока 6 (на фиг.1 не показано); Y, - установочный вход 22; Y - опросный вход 25 (сигналы опроса блока 6 и сброса 5); 4 - импульс переполнени счетчика 4.

Claims

Формула изобретени

Декодирующее устройство, содержащее блок обнаружени ошибки, сумматоры по модулю два, счетчики и первый регистр сдвига, выход которого соединен с первым входом первого сумматора по модулю два, о т л и ч а ю- щ е е с тем, что, с целью повышени достоверности и информативности устройства, в него введены второй и третий регистры сдвига, мультиплексор , элементы И, элементы ИЛИ и триггер , S-вход которого вл етс установочным входом устройства, пр мой выход соединен с первыми входами первого и второго элементов И, выход втопого элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с информационным входом первого регистра сдвига, выход которого соединен с первым информационным входом мультиплексора и вторым входом первого элемента ИЛИ, синхровходы первого и второго регистров сдвига объединены и вл ютс первым синхровходом устройства, инверсный выход триггера соединен с первыми входами третьего, четвертого и п того элементов И, второй

вход третьего элемента И объединен с вторым входом второго элемента И и первым входом второго элемента ИЛИ и вл етс информационным входом устройства, выход третьего элемента И соединен с первым входом третьего элемента ИЛИ, выход кото{)ого соединен с информационным входом второго регистра сдвига, выход которого соединен с вторым входом первого сумматора по модулю два, первым входом второго сумматора по модулю два и вторым входом третьего элемента ИЛИ, выход первого сумматора по модулю два соединен с первыми входами шестого и седьмого элементов И и первым синхровходом третьего регистра , выход которого соединен с вторым входом седьмого элемента И, выход которого соединен с вторым входом второго сумматора по модулю два, выход которого соединен с вторым информационным входом мультиплексора, и вторым входом второго элемента ИЛИ выход второго элемента ИЛИ соединен с информационньм входом блока обнаружени ошибки, первый выход которого соединен с вторым входом триггера и вторым входом четвертого элемента И, выход которого соединен с входом

первого счетчика и вл етс выходом индика1щи режима устройства, синх- ровход блока обнаружени ошибки соединен с вторым синхровходом третьего регистра и входом установки второго счетчика и вл етс синхровходом устройства, второй выход блока обнаружени ошибки соединен с вторыми входами первого и п того элементов И и вл етс выходом управлени синхронизации устройства, выход переполнени первого счетчика соединер с первым входом четвертого элемента ИЛИ, выход которого вл етс контрольным выходом устройства, выходы разр дов первого счетчика соединены с соответствующими информационными входами третьего регистра, выход первого разр да первого счетчика соединен с вторым входом шестого элемента И, выход которого соединен со счетным входом второго счетчика, выход переполнени которого соединен с вторым входом четвертого элемента ИЛИ, выходы первого и п того элементов И соединены с соответствующими адресными входами мультиплексора , выход которого вл етс информационнь м выходом устройства .

26

Фиг.

dr Ji- ;;

«SI

«V4