SU1381718A1

SU1381718A1 - Устройство дл контрол цифровых данных

Info

Publication number: SU1381718A1
Application number: SU854002626A
Authority: SU
Inventors: Анатолий Викторович Яковлев
Original assignee: Предприятие П/Я М-5339
Priority date: 1985-12-30
Filing date: 1985-12-30
Publication date: 1988-03-15

Abstract

. Изобретение относитс к вычислительной технике. Его использование в системах хранени , передачи и обработки цифровой информации позвол ет повысить надежность и достоверность работы устройства, которое содержит регистр 1 данных, блок 2 мулъ- типлексировани , вычислитель 3 контрольных разр дов, блок 4 управлени , вычислитель 6 синдрома и блок 7 обнаружени ошибок. Благодар введению блока,5 элементов И, а также выполнению блоков 2-7 в соответствии с новым модифицированным кодом Хзмминга, устройство при более простом выполнении обеспечивает выдачу такого синдрома, который позвол ет дл 16-, 32- и 64-разр дного входного кода исправл ть двойные ошибки любого типа и обнаруживать многократные ошибки. 2 з.п. ф-лы, 1-0 нл. 1 табл. (О (Л

Description

00

оо

Изобретение относитс к вычислительной технике и может быть использовано в системах хранени , передачи и обработки цифровой информации.

Цель изобретени - повьппение надежности и достоверности работы устройства .

На фиг. 1 изображена блок-схема устройства дл контрол цифррвых данных; на фиг. 2 - таблица модифицированного кода Хэмминга, на основе которого построено предлагаемое устройство; на фиг. 3-8 даны функциональные схемы соответственно блока управлени , блока мультиплексировани , вычислител контрольных разр дов, вычислител синдрома, блока элементов И и блока обнаружени ошибок; на фиг. 9 показано соединение четырех устройств дл контрол данных дл наращивани разр дности входного кода у на фиг. 10 представлена таблица расшифровки синдрома ошибки.

Устройство дл контрол цифровых данных содержит регистр 1 данных, блок 2 мультиплексировани , вычислитель 3 контрольных разр дов, блок 4 управлени , блок 5 элементов И, вычислитель 6 .синдрома и блок 7 обнаружени ошибок. На фиг. 1 обозначены первые и вторые информационные входы 8 и 9, адресные входы 10, первый, второй и третий управл ющие входы 11-13, информационные выходы 14, пер- Bbui, второй- и третий управл ющие выходы 15-17. Разр дность входов 8 равна шестнадцати.

В устройстве дл , контрол цифровых данных используютс нова модификаци кода Хэмминга, котора представлена таблицей кодировани дл информационных слов разр дностью 16, 32 и 64 бит соответственно (фиг. 2). Нова модифшсаци крда Хэмминга основана на теории линейных кодов с неравной защитой различных разр дов информационного слова и предназначена обеспечить защиту от двойных ошибок двух старших разр дов информационного слова. Дл этого предлагаемое устройство формирует К контрольных разр дов (фиг. 2), число которых определ етс по формуле

К 2 + log,j(m+1) ,

где m - разр дность информационного слова.

Выбор дл защиты двух разр дов также основан и на том, чтобы обеспечить возможность исправлени максимального числа двойных ошибок при данном числе контрольных разр дов и при этом обеспечить исправление практически всех двойных ошибок, которые могут возникнуть в этих двух разр дах или в одном из них и в любом другом из остальных (т-1) разр -

0 дов кодового слова.

Блок 4 управлени выполнен (фиг.З) на триггере 18, дешифраторе 19, элементах И 20, элементах ИЛИ 21.

Выполнение блоков 2, 3, 6 и 5 дл

5 модифицированного кода Хэмминга приведено на фиг. 4-7.

Блок 7 обнаружени ошибок выполнен (фиг. В) на Дешифраторах 22, элементе 23 равнозначности, элементах

0 ИЛИ 24, элементах И-НЕ 25, элементах И 26 и элементе ИЛИ-НЕ 27.

Дл обеспечени работы с кодами большей разр дности (32 и 64) можно включить совместно (фиг. 9) несколь5 ко рассматриваемых устройств 28. При этом их в;-:од1 1 8 образуют информационную шину 29. Входы 9.1 первого из устройств 28 вл ютс входами 30, входы 10 образуют адресную шину 31,

0 а управл ющие входы 11-1 3 всех устройств 28 объедин ютс во входы 32-34. Выходы 14.4-17.4 последнего устройства 28 (дл 32-разр дного кода - выходы 14.2-17.2) вл ютс выходами 35-38

5 выборки.

Устройство дл контрол цифровых данных работает следующим образом.

Сначала рассмотрим работу устрой- ства при разр дности m 16 бит, а

0 затем при наращивании разр дности (на примере m 16 бит).

Возможны два режима работы устройства:

5 режим кодировани , который задаетс логическим нулем на входе 13 (режим работы);

- режим декодировани , который задаетс логической единицей на вхо- де 13 (режим работы).

Б начальный момент времени с информационных входов 8 устройства поступает 16-разр дное слово на регистр 1 данных. С входов 10 (номер БИС) устройства на входы дешифратора 19 блока 4 поступает двухразр дна кодова комбинаци , значени которой приведены в таблице.

Поскольку работу устройства рас- сматриваем сначала при разр дности m 16 бит, то на входы 10 устройства поступает кодова комбинаци 00. На входы 9 (контрольные разр ды/синдром ) в режиме кодировани на вычис лИтель 6 синдромов поступают логические нули, а в режиме декодировани - контрольные разр ды, считанные из пам ти вместе с информационными разр дами .

Устройство дл контрол запускаетс в работу импульсным сигналом, приход щим по входу 11 (сигнал начала операции) и поступающим на первый управл ющий (синхронизирующий) вход регистра 1 данных, записьша в него 16-разр дное информационное слово, и на первый управл ющий вход блока 4 управлени , устанавлива в единичное состо ние триггер 18 (фиг. 3). Информационные разр ды с выхода регистра 1 данных поступают на вычислитель 3 контрольных разр дов и на бло 2 мультиплексировани , на управл ющие входы которого поступают управл ющие сигналы с блока Л управлени . Блок 2 мультиплексировани посылает на вычислитель 3 те информационные разр ды, которые участвуют в формировании контрольного слова или синдроме ошибки дл m 16 бит (см. таблицу кодировани дл m 16 бит на фиг. 2). В вычислителе 3 происходит формирование разр дных сумм по модулю два ( Rg) тех информационных разр дов, которые помечены знаком X в таблице кодировани на фиг. 2. Указанные разр дные суммы по модулю два (контрольные разр ды) поступают

0

0 5

0

5

0

5

на вычислитель 6 синдрома и блок 5 элементов И, который по сигналам управлени от блока Д запретит прохождение разр дной суммы по модулю два Rg на вычислитель 6.

В режиме кодировани вычислитель 6 формирует семь контрольных разр дов С , - С, которые поступают на выходы 16 (контрольное слово/синдром ошибки) устройства. Формирование сигналов Ошибка, Одиночна ошибка , Многократна ошибка на выходах 17-15 запрещаетс в данном режиме подачей логического нул на входе

13 (режим работы) устройства. I

В режиме декодировани вычислитель 6 формирует семь битов синдрома ошибки (S JJ - S,), которые поступают на выходы 14 устройства и на входы блока 7 обнаружен1{ ошибок. Блок 7 формирует по единичному значению сигнала на входе 13 устройства соответственно сигнал Ошибка О, нет ошибки 1 , есть ошибка,

ет на выход 17 (Ошибка) устройства , и сигналы Одиночна ошибка

. и Многократна ошибка 1 , да

О, нет

, , которые ПОСТ;пают соот- 1 да

ветственно на выход 15 (Одиночна ошибка) и выход 16 (Мн(5гократна ошибка) устройства.

После того, как сформированное контрольное слово или синдром ошибки вместе с сигналами ошибки считываетс из устройства, нп вход 12 (сброс) приходит импульсный сиг Г(

г

который поступанал , который поступает на второй вход (сброса) регистра 1 данных и на R-вход триггера 18 в блоке 4 управлени , устанавлива его в нулевое состо ние, А блок 4 управлени устанавливает в исходное состо ние остальные блоки устройства.

Пример 1. Пусть дл формировани контрольного слова в устрой- ство поступило 16-разр дное информационное слово (D - D,) вида 0000000100001000. Тогда на выходе вычислител 6 будем иметь контрольное слово (GO - С) вида 0001010, которое поступает на входы 15 устройства .

Пример 2. Пусть данное информационное слово и соответствующее ему контрольное слово были считаны из пам ти и поступили на устройство дл контрол данных.

а. Предположим,что возникла одиночна ошибка в третьем информационном разр де, т.е. информационное ело во имеет вид 0010000100001000. Тогда на выходе вычислител 6 будем иметь синдром ошибки tSp- S) вида 1101000, который поступает на выходы 14 устройства и на блок 7 обнаружени ошибок. Тогда на выходе 17 блока 7 обнаружени ошибок будем иметь сигнал Ошибка , равный I, а на выходах 15 и 16 этого блока 7 будем иметь соответственно сигнал Одиночна ошибка, равный 1 .и сигнал Многократна ошибка , равный О.

б.Предположим, что возникла двойна ошибка в первом и третьем инфор- циопиых разр дах, т.е. информационное слово 1шеет вид 1010000100001000. Тогда на выходе вычислител 6 будем иметь синдром ошибки (S -г S) вида 0011001. Аналогично пункту а на выходе 17 блока 7 обнаружени ошибок будем иметь сигнал Ошибка, равный а на выходах 15 и 16 будем иметь соответственно сигнал Одиночна ошибка, равный О, и сигнал Многократна ошибка, равный Г.

в.Предположим, что возникла трои на ошибка в третьем, шестом и четырнадцатом информационных разр дах, т.е. информационное слово имеет вид 0010010100001100. Тогда на выходе вычислител 6 будем иметь синдром (Sp - S,) вида 0011010. В дальнейшем устройство сработает аналогично пункту б. Дл примеров 2а, 26, 2в

д

п

5

0 5

30

0

5

можно также пользоватьс таблицей расшифровки синдрома ошибки (фиг.10) с учетом того, что биты синдрома ошибки равны нулю.

Теперь рассмотрим работу в режиме наращивани разр дности при m 64 бит, т.е. работу 41т-разр дного устройства дл контрол (фиг. 9).

4т-разр дное устройство дл контрол данных работает также в двух режимах:

-режим кодировани , который задаетс логическим нулем по входу 34 (режим раббты);

-режим декодировани , который задаетс логической единицей по входу 34.

Работа всех устройств 28 аналогична описанной работе устройства при m 16 бит за следующим исключением.

В начальный момент времени на входь 18 устройства 28 поступают со ответственно информационные слова U,-D, D,.-D,i; DJ.-V. ,,c входов 29. На входы 10 устройства 28 поступают соответственно двухразр дные кодовые комбинации 00, 01, 10 и 11, с входов 31 (номер БИС). Устройства 28 запускаютс в работу импульсным сигналом, поступающим по входу 32.

1.В режиме кодировани по входам 30 на входы 9.1 устройства 28.1 поступают логические нули, а неполные контрольные разр ды с выходов 16.1 устройства 28.1 поступают на входы

9.2устройства 28.2, где произойдет « их сложение по модулю два со сформированными неполными контрольными разр дами устройством 28.2, затем эта сумма по модулю два с выходов 14.2 устройства 28.2 поступает на входы

9.3устройства 28.3 и т.д. Полное контрольное слово будет сформировано в устройстве 28.4 и с выходов 14.4 оно поступает на выходы 35.

Формирование сигналов Ошибка, Одиночна ошибка и Многократна ошибка в данном режиме также запрещаетс ;

2.В режиме декодировани по входам 30 на входы 9.1 устройства 28.1 поступает контрольное слово, соответствующее полному информационному слову D., - D. Работа устройств 28 аналогична описанной работе по пункту 1, только с выходов 14.4 устрой- зтва 28.4 будет поступать полный син/

дром ошибки на выходы 35, а с выходов 17-15 устройства 28.4 будут поступать соответственно сигналы Ошибка , Одиночна ошибка и Многократна ошибка на выходы 38-36 соответственно . А после приема всей информации из устройств 28 на вход 33 поступает импульсный сигнал сброса, по которому происходит установка в ис- ходное состо ние блоков устройст- ва 28.

Пример 3. Пусть дл формировани контрольного слова на устройства 28 поступают соответственно ин- формационные разр ды (D, - D) вида 0000000100001000, (Dn- D) вида 1000000010000000, (D,,- вида 0001000000010000, (D,- D) вида 0000100000000001. Тогда на выходе 14.1 устройства 28.1 получим неполное контрольное слово (С - С д) , вида 001010000, на выходах 14.2 устройства 28.2 - (С- - С.)

вида

100111000 на выходах 14.3 устройст- на 28.3 - (Со - Св)звида 000101000, а на выходе 14.4 устройства 28.4 получим полное контрольное- слово (GO - Cj) вида 111111000, которое поступает на выходы 35.

Пример 4. Пусть указанное в примере 3 информационное слово (D, - Dj и соответствующее ему полное контрольное слово (С - С) были считаны из ЗУ и поступи;;и дл контрол на 4т-разр дное устройство дл контрол данных.

а. Предположим, что произошла одиночна ошибка в первом информа- ционном разр де, т.е. (D , - D,) име- ет вид 10000000100001000, а (D,- D( остались без изменений. Тогда на выходах 14.1 устройства 28.1 получим неполный синдром (S - 5),вида 000010100, на выходах 14.2 устройст

ва 28.2 - (Sg - 85,) вида lOOOOOiqO

на выходах 14.3 устройства 28.3 - (Sfl вида 000010100, а на выходах 14.4 устройства 28.4 получим полный синдром ошибки (SP Sj) вида 1110001000, который указывает на данную одиночную ошибку (фиг. 10). На выходах 17, 15 и 16 устройства 28.4 получим соответственно сигналы Ошибка, равный 1, Одиночна ошибка, равный 1 и Многократна ошибка, равный О.

б. Предположим, что произошла двойна ошибка во втором и четвертом

0

5 Q

5

188

информационных разр дах, т.е. (О, - D,) имеет вид 0101000100001000, а (D D ) остались без изменени . Тогда на выходах 14.1 устройства 28.1 полуним неполный синдром (Sg - S) вида 111101100; на выходах 14.2 устройства 28.2 (S - S), вида 011111100, на выходах 14.3 устройства 28.3 (So - Sg) вида 111101100, на выходах 14.4 устройства 28.4 получим полный синдром ошибки (8д - Sg) вида 000111100, который указывает на данную двойную ошибку (фиг.10). На выходах 17, 15, 16 устройства 28.4 получим соответственно сигналы Ошибка, равный 1, Одиночна ошибка, равный О, Многократна ошибка, равный 1.

в. Предположим, что вовникла п тикратна ошибка в шестом, восьмом, двадцать п том, сороковом и сорок восьмом информационных разр дах, т.е. информационное слово (D , - D, D

з °4« 1, имеет вид 000001000000010000, 1000000000000, 0001000100010001, 0001000000000001. Тогда на выходах 14.1 устройства 28.1 будем иметь неполный синдром (Sp - Sg), вида 101110000, на вьпсо- дах 14.2 устройства 28.2 получим тогда (Sj - Sg), вида 011110010, на выходах 14.3 устройства 28.3 получим тогда (So - Sj)} 111111010, а на выходах 14.4 устройства 28.4 получим полный синдром ошибки (Sр - S.) вида 000101010, который соответствует данной п тикратной ошибке (фиг. 10). На выходах 17, 15, 16 устройства 28.4 получим соответственно следующие сигналы: Ошибки, равный 1, Одиночна ошибка, равный О и Многократна ошибка, равный 1.

Таким образом, устройство дл контрол цифровых данных позвол ет повысить достоверность работы за счет обеспечени возможности исправлени двойных ошибок любого типа, так как формирование синдрома двойной ошибки не зависит от типа двойной ошибки и исправление двойной ошибки в последующих устройствах происходит только по виду самого синдрома ошибки, в то врем как в устройстве-прототипе одна из двух ошибок (посто нна ) исправл етс путем ее двойного иныер- тировани , затем формируетс новый синдром ошибки, который указывает на оставшуюс одиночную ошибку, котора исправл етс по виду синдрома ошибки. Кроме того, обеспечиваетс возможность простого обнаружени многократных ошибок любого типа, В случае возникновени многократной четной ошибки формируетс такой синдром ошибки который имеет четный вес (кроме одиночнор ошибки в 1-м информационном разр де) , Дл обнаружени многократной нечетной ошибки предлагаемое ycTpopicTBo анализирует два бита синдрома ошибки S,.S. Наличие такой ошибки определ етс следующими значени ми битов , 01,, - кроме одиночной ошибки в 1-м информационном или С контрольном разр дах 10 - кроме одиночной ошибки в 13 - 16, 32, 48 информационных и С контрольном разр дах, П ,2 - кроме одиноч- ной ошибки во 2-м информационном разр де (фиг, 10),

Кроме того, предлагаемое устройство позвол ет повысить надежность и упростить устройство, особенно при наращивании разр дности до 64-х бит путем отказа от дополнительных логических вентилей. Это достигаетс за счет рационального формировани синдрома ошибки (или контрольных разр дов) с помощью двух вычислителей блока мультиплексировани блока элементов tt и блока управлени , обеспечивающих коммутацию информационных разр дов в соответствии с тaбJп- цeй кодировани , использовать устройство дл контрол данных дл совместно работы с лробым типом пам ти (ОЗУ, ПЗУ, ЗУПВ и т,п.) независимо от их организации, так как оно 1-1меет возможность с информационным словом разр дностью 16, 32 или 64 бит; увеличить быстродействие последующих устройств исправлени двойных ошибок, так как обнаружен- на двойна ошибка исправл етс - сразу аппар тно по виду синдрома ошибки , который формирует предлагаемое устройство, в то врем как в устройстве-прототипе при обнаружении двойной ошибки (при первом считывании информации из ЗУ) производитс инвертирование считанной информации и ее запись в ЗУ, затем повторное считывание информации в инверсной форме, в результате чего посто нна ошибка исправл етс , затем производитс новое формирование синдрома ошибки, который указывает на оставшуюс оди

Q .5 20

8171810

ночную ошибку, вызванную случайным сбоем, В результате этого дл исправлени двойной ошибки устройством-прототипом необходимо выполн ть двойной цикл записи/считывани информации в ЗУ,

Q 5 20

25 зо Q д

35

0

5

Claims

Формула изобретени

1, Устройство дл контрол цифровых данных, содержащее регистр данных , информационные входы которого вл ютс первыми информационными входами устройства, выходы регистра данных соединены с первыми входами вычислител контрольных разр дов, первые выходы которого подключены к первым входам вычислител синдромов , выходы которого соединены с информационными входами блока обнаружени ошибок, nepBbtfi и второй выходы которого вл ютс одноименными управл ющими выходами устройства, блок мультиплексировани и блок управле- , информационные входы которого вл ютс адресными входами ..устройства , первьй управл ющий вход регистра данных вл етс первым управл ющим входом устройства, о т л и ч а- ю щ е е с тем, что, с целью повышени надежности и достоверности работы устройства, в него введен блок элементов И, первый управл ющий вход блока управлени подключен к первому управл ющему входу устройства , информационные входы блока мультиплексировани подключены к соответствующим выходам регистра данных, нторой управл ющий вход которого объединен с вторым управл ющим входом блока управлени и вл етс вторым управл ющим входом устройства, первые и вторые выходы блока управлени соединены с управл ющими входами соответственно блока мультиплексировани и блока злементов И, выходы блока мультиплексировани соединены с соответствующими вторыми входами вычислител контрольных разр дов, второй выход которого подключен к информационному входу блока элементов И, выходы которого соединены с вторыми входами вычислител синдрома, третьи входы и выходы которого вл ютс соответственно вторыми информационными входами и информационными выходами устройства, управл ющий вход и третий выход блока обнаружени оши

111

бок вл ютс соответственно третьим управл ющим входом и третьим управл ющим выходом устройства.
2. Устройство по п. 1, о т л и- чающеес тем, что блок обнаружени ошибок выполнен на первом - четвертом дешифраторах, первом - дес том элементах И-НЕ, первом - седьмом элементах И, первом и втором элементах ИЛИ, элементе ИЛИ-НЕ и элементе равнозначности, входы которого объединены с одноименными входами первого элемента ИЛИ и соответствующими , входами дешифраторов и в- л ютс информационными входами блока , выход первого разр да первого дешифратора подключен к первым входам первого элемента И и первого и третьего элементов И-НЕ, выход второ го разр да первого дешифратора подключен к первым входам третьего элемента И и четвертого - дес того элементов И-НЕ, выход третьего разр да первого дешифратора подключен к первым входам вторых элементов И и И-НЕ, выход нулевого разр да второго дешифратора соединен с вторыми входами третьего и четвертого элементов И-НЕ, выход третьего разр да второго дешифратора соединен с вторыми входами шестого и восьмого элементов И-НЕ, выход четвертьго разр да второго дешифратора соединен с вторыми входами дев того и дес того элементов И-НЕ, выходы п того и шестого разр дов второго дешифратора соединены с вторыми входами соответственно п того и первого элементов И-НЕ, выход седьмого разр да второго дешифратора соединен с вторыми входами второго и седьмого элементов И-НЕ, выход нулевого разр да третьего дешифратора подключен к третьим входам второго - шестого, дев того и дес того элементов И-НЕ, выход второго разр да третьего дешифратора подключен к третьим вхо- дам первого и седьмого элементов И- НЕ, выход третьего разр да третьего дешифратора подключен к третьему входу восьмого элемента И-НЕ, выход нулевого разр да четвертого дешифратора соединен с четвертыми входами первого - восьмого элементов И-НЕ, выходы первого и второго разр дов четвертого дешифратора соединены с четвертыми входами соответственно дес того и дев того элементов И-НЕ,

5

7

0

0

5

0

5

0

5

812

выходы второго и третьего элементов И-НЕ соединены с вторыми входами соответственно первого и второго элементов И, выход первого элемента И-НЕ подключен к третьему входу первого и первому входу четвертого элементов И, выходы четвертого - дес того элементов И-НЕ подключены соответственно к второму - восьмому входам третьего элемента И, выходы первого - третьего элементов И соединены с одноименными входами второго элемента ИЛИ и элемента ИЛИ-НЕ, выход элемента равнозначности соединен с вторым входом четвертого элемента И, выход которого подключен к четвертым входам второго элемента ИЛИ и элемента ИЛИ-НЕ, выходы которых соединены с первыми входами соответственно п того и шестого элементов И, выход первого элемента ПТИ подключен к первому входу седьмого элемента И и вторым входам п того и шестого элементов И, третьи входы которых и второй вход седьмого элемента И объединены и вл ютс управл кхцим входом блока, выходы шестого, п того и седьмого элементов И вл ютс соответственно первым - третьим выходами блока.
3. Устройство по п. 1, о т л и- чающеес тем, что блок управлени выполнен на триггере, элементах И, элементах ИШ1 и дешифраторе ,первый и второй входы которого вл ютс информационными входами блока , S- и R-входы триггера вл ютс соответственно первым и вторым управл ющими входами блока, выход триггера подключен к первым входам первого - четвертого элементов И, выходы дешифратора соединены с вторыми входами соответствующих элементов И, выход первого элемента И соединен с первыми входами первого и второго элементов ИЛИ, выход второго элемента И подключен к второму входу первого и первым входам третьего - п того элементов ИЛИ, выход третьего элемента И соединен с третьим входом первого, вторым входом четвертого и первым входом шестого элементов ИЛИ, выход четвертого элемента И подключен к третьему входу третьего и вторым входам второго, п того и шестого элементов ИЛИ, выходы первого и четвертого элементов И и первого - четвертого элементов ИЛИ вл 13

ютс соответствующими первыми иыхода- mi блока, выходы п того и шестого

а-

138171814

элементов ИЧИ вл ютс соответствую- П1ими вторыми выходами блока.

Фиг 2

Продо/7жен е

в

fO

J4

X

37

X

3

XXX

4/

X

2

X

43

XXX

и

X

5

XX

46

X

X

8

X

50

X

X

5f

X

52

XXX

53

X

5

X

55

X

56

XX

5в

XX

59

X

X

ВО

XX

X

df

X

От 5лока1

Фиг.5

Нблокуб

Фиг.6

От 5лока 5 К блоку 7

Фиг.7

Фиг. 9

fpazJO