SU1374284A1 - Self-check storage - Google Patents
Self-check storage Download PDFInfo
- Publication number
- SU1374284A1 SU1374284A1 SU864098653A SU4098653A SU1374284A1 SU 1374284 A1 SU1374284 A1 SU 1374284A1 SU 864098653 A SU864098653 A SU 864098653A SU 4098653 A SU4098653 A SU 4098653A SU 1374284 A1 SU1374284 A1 SU 1374284A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- output
- data
- input
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам с коррекцией ошибок. Целью изобретени вл етс повышение надежности устройства. Устройство содержит накопитель 1, входной 2 и выходной 3 регистры, три коммутатора 4,5 и 6, формирователь 7 кода Хэмминга, формирователь 8 признака четности, блок 9 контрол данных по четности, блок 10 сравнени , элемент ИЛИ 11, элементы НЕ 12, элементы И 13, блок I4 управлени , блок 15 вывода данных, первую 16 и вторую 18 группы сумматоров по модулю два, первый 17, и второй 17 сумThe invention relates to computing, in particular to memory devices with error correction. The aim of the invention is to increase the reliability of the device. The device contains a drive 1, input 2 and output 3 registers, three switches 4.5 and 6, a Hamming code generator 7, a parity flag generator 8, a parity data control block 9, a comparison block 10, an OR element 11, a HE element 12, the elements And 13, block I4 control, block 15 data output, the first 16 and second 18 groups of modulo-two adders, the first 17, and the second 17 sum
Description
ПЗтрPZTR
(Л(L
соwith
sjsj
4four
юYu
схsc
4four
фиеfie
маторы по модулю два и дешифратор 19, преобразуюпщй код номера разр да, в котором произошла ошибка. Устройство может работать в двух режимах, задаваемых сигналами на установочных входах 23 и 23J блока 14 управлени . В первом режиме запись информации по входам 21 вьтолн етс за несколько тактов, а чтение за один такт, при втором режиме запись вьтолн етс за один такт, а чтение - за несколько тактов. Устройство обеспечивает обнаружение и исправление однократных и двукратных ошибок, вызванных систематическими отказами и сбо ми, за счет чего повышаетс его надежность. В процессе записи информации формиро1Matora modulo two and a decoder 19, which transforms the code of the bit number in which the error occurred. The device can operate in two modes defined by the signals at the installation inputs 23 and 23J of the control unit 14. In the first mode, the recording of information on the inputs 21 is performed in several cycles, and the reading in one cycle, in the second mode, the recording is executed in one cycle, and the reading - in several cycles. The device provides detection and correction of one-time and two-time errors caused by systematic failures and failures, thereby increasing its reliability. In the process of recording information formiro1
Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам с коррекцией ошибок.The invention relates to computing, in particular to memory devices with error correction.
Целью изобретени вл етс повьш1е ние йадежности устройства.The aim of the invention is to increase the reliability of the device.
На фиг.1 представлена функциональна схема предпагаемого устройства; на фиг. 2 - функциональна схема блока управлени .Figure 1 shows the functional diagram of the device; in fig. 2 - functional block diagram.
Устройство содержит (фиг.1) наког питель 1, входной 2 и выходной 3 регистры , первый 4, второй 5 и третий 6 коммутаторы, формирователь 7 кода Хэмминга, формирователь 8 признака четности, блок 9 контрол данных по четности, блок 10 сравнени , элемент ИЛИ 11, элементы НЕ 12, элементы И 13, блок 14 управлени , блок 15 вывода данных, первую группу сумматоров 16 по модулю два, первый 17Y и второй 17 сумматоры по модулю два вторую группу сумматоров 18 по модулю два и дешифратор 19.The device contains (Fig. 1) on the coder 1, input 2 and output 3 registers, first 4, second 5 and third 6 switches, Hamming code generator 7, parity characteristic generator 8, parity data control unit 9, comparison unit 10, element OR 11, elements NOT 12, elements AND 13, control block 14, data output block 15, first group of adders 16 modulo two, first 17Y and second 17 modulo-two adders, second group of adders 18 modulo two, and decoder 19.
На фиг.1 обозначены адресные входы 20, информационные входа 21 и вы ходы 22, входы 23 и 23j задани режима работы, вход 24 управлени чте- . нием устройства, вход 25 разрешени записи инверсного слова, первый 26 и второй 27 входы признака ошибки.In Fig. 1, the address inputs 20, the information inputs 21 and the outputs 22, the inputs 23 and 23j of the operation mode setting, the control input 24 are indicated. By using the device, the input 25 allows the recording of the inverse word to be written, the first 26 and second 27 inputs of the error indication.
ватель 7 формирует контрольные разр ды кода Хэмминга, а формирователь 8 формирует признак четности, которые записываютс в накопитель 1 вместе с данными. При чтении данные провер ютс на четность в блоке 9 и формируетс контрольньй код сумматорами 16. Сумматоры 17 предназначены дл исправлени разр дов слова, содержащих признаки режима работы и кода (пр мого или обратного) записи данных . Суь 1атор 18 позвол ет исправить ошибку в разр де данных. Данные исправл ютс также путем записи инверсной информации в накопитель 1 после контрольного чтени . 2 нл.The driver 7 generates the check bits of the Hamming code, and the driver 8 generates a parity attribute that is written to the drive 1 along with the data. When reading, the data is checked for parity in block 9 and the control code is generated by adders 16. Adders 17 are designed to correct word bits containing signs of the mode of operation and the code (direct or inverse) of the data record. This 18 allows to correct the error in the data discharge. The data is also corrected by writing the inverse information to the drive 1 after the test reading. 2 nl.
вход 28 признака изменени режима работы, вход 29 признака кода записи данных и с первого по четырнадцатый выходы .30-43 блока 14 управлени .The input 28 of the sign of changing the operation mode, the input 29 of the code of the data recording code and the first through fourteenth outputs .30-43 of the control unit 14.
Блок 14 управлени содержит (фиг.2) элементы 44-53 задержки, элементы И 54-62, элементы ИЛИ 63- 72, элемент ИЛИ-НЕ 73, RS-триггеры 74-76, дешифраторы 77 и 78.The control unit 14 contains (FIG. 2) delay elements 44-53, elements AND 54-62, elements OR 63-72, element OR-NE 73, RS-flip-flops 74-76, decoders 77 and 78.
Устройство работает следующим образом .The device works as follows.
Запись и считывание данных можно производить в двух режимах работы, отличающихс ; тем, что в первом режиме работы запись производитс за несколько тактов, а считывание за один такт, и исправл ютс ошибки, вызванные дефектами и сбоем, а при втором режиме работы запись производитс за один такт, а считываютс данные за несколько тактов при наличии ошибок, вызванных стирани ми и сбоем. Режим работы определ етс пол рностью сигнала на входах 23, и 23j.Data can be written and read in two modes of operation, different; so that in the first mode of operation, the recording is performed in several cycles, and the reading in one cycle, and the errors caused by defects and faults are corrected, and in the second mode of operation, the recording is performed in one cycle, and the data is read in several cycles in the presence of errors, caused by erasures and faults. The mode of operation is determined by the polarity of the signal at inputs 23, and 23j.
При первом режиме работы единичным сигналом на пр мом входе 23, триггер 74 (фиг.2) устанавливаетс в единичное состо ние и прекращаетс формирование сигнала Готовность на выходе 30. Двоичное кодовое словоIn the first mode of operation, a single signal at the direct input 23, the trigger 74 (Fig. 2) is set to one and the formation of the Ready signal at the output 30 ceases. Binary code word
под воздействием сигнала с выхода 33 блока 14 передаетс через коммутатор 4 (фиг.1) в регистр 2, куда также передаютс контрольные разр ды, сформированные формировател ми 7 и 8, признак режима работы, поступающий с выхода 42 блока 14.under the influence of the signal from the output 33 of the block 14 is transmitted through the switch 4 (Fig. 1) to the register 2, where the check bits generated by the formers 7 and 8 are also transmitted, a sign of the operating mode coming from the output 42 of the block 14.
В регистрах 3 и 2 информаци располагаетс следующим образом. In registers 3 and 2, the information is as follows.
В нулевом разр де содержитс признак четности, в первом разр де - признак режима работы (единица - при первом, нуль - при втором режиме работы ), во втором разр де - признак кода записи данных (нуль при записи данных в накопитель 1 в пр мом коде и единица в инверсном коде), в следующих разр дах размещаютс записываемые данные и контрольные разр ды кода Хэмминга.In the zero bit there is a parity sign, in the first bit, a sign of the mode of operation (one at first, zero in the second mode of operation), in the second bit, sign of the data recording code (zero when writing data to drive 1 in forward mode). code and one in inverse code), in the following bits are recorded data and test bits of the Hamming code.
Под воздействием сигнала с выхода 34 блока 14 пр мой код слова, контрольные разр ды кода Хэмминга, код единицу в первом разр де, со- дер: сащем признак режима работы, ко нул во втором разр де, показывающем , информаци записываетс в пр мом коде, через коммутатор 5 передаютс в накопитель I дл запи си в чейку по адресу, поступающему на входы 20. Затем осуществл етс контрольное считывание содержимого этой чейки и по сигналу с выхода 31 передача кода слова через злемен- ты И 13 в регистр 3. В блоке 10 производитс сравнение кодов записанного и считанного слов. Если они не совпадают, то на входе 25 будет сформирован сигнал, по которому через коммутатор 5 в накопитель 1 поступит дл записи инверсный код слова с регистра 2, причем разр ды, указьшаю- щие признаки режима работы и кода записи слова в накопитель 1, тоже ин- вертируютс . При этом записанна в накопитель 1 информаци будет согласована с дефектом. На выходе 30 формируетс сигнал, разрешакнций производить следующую запись или считывание При считывании слова, записанного первым способом, по сигналу на входе 24 блок 14 формирует сигнал на выходе 31, по которому считанное слово принимаетс в регистр 3, при этом с выхода 40 блока 14 вьщаетс посто нный единичный потенциал на вход коммутатора 6, что позвол ет выдавать информацию с пр мых выходов регистра 3 на сумматоры 16, при этом снимаетс сигнал Готовность с выхода 30Under the influence of a signal from output 34 of block 14, the direct word code, the check bits of the Hamming code, the unit code in the first category, the total: sign of the mode of operation, the number in the second section, indicating that the information is recorded in the direct code through switch 5 are transmitted to drive I to write to the cell at the address arriving at the inputs 20. Then, the control reads the contents of this cell and the signal from output 31 sends the code of the word through elements 13 to register 3. In the block 10 compares the recorded and scoring codes. annogo words. If they do not match, then at input 25 a signal will be generated, through which the switch 5 will send the drive 1 to write the inverse code of the word from register 2, and the bits indicating the signs of the operation mode and the code to write the word to drive 1 will also are inverted. In this case, the information recorded in the drive 1 will be matched with the defect. At output 30, a signal is generated, allowing the next record or read to be performed. When reading a word written in the first way, the signal at input 24 of block 14 generates a signal at output 31 for which the read word is received in register 3, while output 40 of block 14 appears a constant unit potential at the input of the switch 6, which allows information from the direct outputs of the register 3 to be output to the adders 16, and the Ready signal is removed from the output 30
Затем производитс исправление случайной или систематической ошибки с использованием сумматоров 16, 17 , 17 и 18 и дешифратора 194 По сигналу на выходе 39 блока 14 блок 15 вьщает на выходы 22 код слова с выходов сумматоров I8, если на выходе 28 сумматора 17, присутствуют код единицы, указывающий режим работы, и на выходе 29 сумматора 17 - код нул показывающий, что информаци была записана в накопитель 1 в пр мом коде. Если с выходов сз мматоров 17 и 17 выдаетс код нул на вход 28 и код единицы на вход 29, показывающий , что информаци была записана в накопитель 1 в обратном коде, то на выходе 38 блока 14 формируетс сигнал, разрешающий блоку 15 выдачу информации на выходы 22 с выходов элементов НЕ 12. На выходе 30 формируетс сигнал готовности. При этом могут быть исправлены одиночна ошибка , вызванна дефектом, и одиночна ошибка, вызванна случайным сбоем в любых разр дах записанного слова, а считанна информаци будет выдаватьс за один такт, т.е. с максимально возможным быстродействием.A random or systematic error is then corrected using adders 16, 17, 17, and 18 and a decoder 194 At the output 39 of block 14, block 15 outputs word code 22 from outputs of adders I8 to output 22, if output 28 of adder 17 shows a unit code indicating the operation mode and output 29 of the adder 17 is a zero code indicating that the information was recorded in drive 1 in the forward code. If code 3 is output from input 28 and source code 29 to output 29, indicating that the information was recorded in drive 1 in the return code, then output 38 of block 14 produces a signal that allows information 15 to be output to output 22 from the outputs of the elements NO 12. At the output 30, a ready signal is generated. In this case, a single error caused by a defect can be corrected, and a single error caused by an accidental failure in any bits of the recorded word, and the read information will be issued in one measure, i.e. with the highest possible speed.
При втором режиме работы единич- ньш сигнал на входе 23 устанавливает триггер 74 в нулевое состо ние и снимает сигнал Готовность с выхода 30 Двоичное кодовое слово под воздействием сигнала с выхода 33 блока 14 передаетс через коммутатор 4 в регистр 2. При этом формируютс контрольные разр ды кода Хемминга формирователем 7, код контрол на четность формирователем 8, а в первый и второй разр ды регистра 2 записываютс коды нул . Записываемое слово с пр мых выходов регистра 2 записьшаетс в накопитель 1 по адресу, поступающему на входы 20. При считывании слова по сигналу на входе 24 блок 14 формирует посто нный сигнал на выходе 40 и импульсный сигнал на выходе 31. Считанное слово поступает в регистр 3.. При этом сигнал Готовность на выходе 30 не формируетс . Код слова и признак четности с пр мых выходов регистра . 3 поступают в блок 9, в котором код слова контролируетс на четность и результат сравниваетс со считанным признаком четности. ПриIn the second operation mode, the single signal at input 23 sets the trigger 74 to the zero state and removes the Readiness signal from output 30. The binary code word is transmitted by the switch 4 to the register 2 under the influence of the output 33 of unit 14. At this, check bits are formed. Hamming code by shaper 7, code for parity by shaper 8, and in the first and second bits of register 2, zero codes are written. The written word from the direct outputs of register 2 is written to accumulator 1 at the address supplied to inputs 20. When reading a word from a signal at input 24, block 14 generates a constant signal at output 40 and a pulse signal at output 31. The read word enters register 3 In this case, a Readiness signal is not generated at output 30. Word code and parity from the direct register outputs. 3 enters block 9, in which the code of the word is controlled by parity and the result is compared with the read parity sign. With
совпадении сформированного и считанного признаков четности на выходе 26 блока 9 формируетс код нул , показывающий, что контрольное соотношение признаков четности выполн етс , и который поступает в блок 1А. Одновременно с этим информаци с пр мых выходов регистра 3 через коммутатор 6 поступает на входы сумматоров 16, которые формируют контрольный признак, и если он не нулевой , то через элемент ИЛИ 11 в блок 14 поступает единичный сигнал по входу 27.the coincidence of the generated and read parity features at the output 26 of the block 9, a zero code is generated, indicating that the control parity of the parity features is fulfilled, and which enters the block 1A. Simultaneously, the information from the direct outputs of register 3 through the switch 6 is fed to the inputs of adders 16, which form the control sign, and if it is not zero, then through the element OR 11 to unit 14 receives a single signal at input 27.
При данном режиме работы возмож- Иы четыре ситуации при считывании.With this mode of operation, there are four possible readout situations.
В первой ситуации контрольный признак на входе 27 не равен нулю.In the first situation, the control sign at the input 27 is not zero.
10ten
1515
формируетс сигнал, по которому информаци с инверсных выходов регистра 3 переписываетс в регистр 2, при этом блок 8 формирует заново признак четности. Далее по сигналам выходов 35 и 37 блока 14 производитс запись информации по тому же адресу в накопитель 1 с пр мых выходов регистра 2, а по сигналам с выходов 36 и 31 - считывание--, информации из накопител ,1 в регистр 3.a signal is generated, according to which information from the inverse outputs of register 3 is rewritten into register 2, while block 8 re-forms the parity sign. Further, signals from outputs 35 and 37 of block 14 record information at the same address into drive 1 from direct outputs of register 2, and from signals from outputs 36 and 31 read out, information from drive 1 to register 3.
чh
Ошибки, вызванные стирани ми, при этом исправл ютс , а по сигналу с выхода 38 блока 14 производитс исправление с помощью контрольных разр дов Хемминга одиночной ошибки, вызванной сбоем или неисправленным стина выходе 26 - код нул , следователь-2о ранием, и вьщача проинвертированнойErrors caused by erasures are corrected, and the signal from output 38 of block 14 is corrected by checking the Hamming bits of a single error caused by a malfunction or uncorrected steel output 26 - code zero, investigator 2, and inverted
но в кодовом слове двойна ошибка.but the code word is double error.
Во второй-ситуации признак на входе 27 не равен нулю, признак на входе 26 равен единице (контрольное соотношение не выполн етс ), следовательно в кодовом слове одиночна ошибка, котора корректируетс кодом Хемминга.In the second situation, the sign at input 27 is not equal to zero, the sign at input 26 is equal to one (the control relation is not fulfilled), therefore there is a single error in the codeword, which is corrected by the Hamming code.
В третьей ситуации признак на входе 27 равен нулю. Признак на входе 26 равен нулю - в кодовом сло ве нет ошибок.In the third situation, the sign at input 27 is zero. The sign at input 26 is zero — there are no errors in the code layer.
В четвертой ситуации признак на входе 27 равен нулю, на входе 26 присутствует единица, следовательно в кодовом слове тройна или еще боль шей, но нечетной кратности ошибка, котора не корректируетс .In the fourth situation, the sign at the input 27 is zero, there is one at the input 26, therefore in the code word there is a triple or even larger, but odd multiplicity error, which is not corrected.
При второй и третьей ситуаци х соответствуюш 1е коды с блока 9 и элемента ИЛИ 11 поступают в блок 14 на дешифратор 77, с помощью которого формируетс сигнал на выходе 39, поступающий на блок 15, который выдаетIn the second and third situations, the corresponding 1e codes from block 9 and the element OR 11 are fed to block 14 to a decoder 77, with which the signal at output 39 is fed to block 15, which outputs
2525
30thirty
-35-35
4040
информации с.выходов элементов НЕ V2 через блок 15 на выходы 22. При этом на выходе 30 формируетс сигнал Готовность . Таким образом, при втором режиме работы будет исправл гьс двойна ошибка, вызванна стирани ми и сбоем в одном разр де чейки накопител 1, причем запись информации будет производитьс за один такт, т.е. с максимально возможным быстродействием .information from the output of the elements NOT V2 through block 15 to the outputs 22. At the same time, output signal 30 forms the Ready signal. Thus, in the second mode of operation, a double error will be corrected, caused by erasures and failure in one discharge of drive 1, and the information will be recorded in one cycle, i.e. with the highest possible speed.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864098653A SU1374284A1 (en) | 1986-05-06 | 1986-05-06 | Self-check storage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864098653A SU1374284A1 (en) | 1986-05-06 | 1986-05-06 | Self-check storage |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1374284A1 true SU1374284A1 (en) | 1988-02-15 |
Family
ID=21249409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864098653A SU1374284A1 (en) | 1986-05-06 | 1986-05-06 | Self-check storage |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1374284A1 (en) |
-
1986
- 1986-05-06 SU SU864098653A patent/SU1374284A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 830587, кл. G 11 С 29/00, 1981. Авторское свидетельство СССР № 1265860, кл. G И С 29/00, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1374284A1 (en) | Self-check storage | |
SU890441A1 (en) | Error-correcting storage device | |
SU767845A1 (en) | Self-test memory | |
SU1302329A1 (en) | Storage with self-checking | |
SU769624A1 (en) | Method of generating electric pulses | |
SU600618A1 (en) | Self-checking storage | |
SU1203364A1 (en) | On-line storage with data correction | |
SU1571683A1 (en) | Permanent memory with self-diagnosis | |
SU452860A1 (en) | Autonomous control storage device | |
SU1367046A1 (en) | Memory device with monitoring of error detection circuits | |
SU1547035A1 (en) | Memory unit | |
SU1265860A1 (en) | Storage with self-check | |
SU868844A1 (en) | Self-checking storage device | |
SU1522293A1 (en) | Dynamic storage with error correction | |
SU970480A1 (en) | Self-checking memory device | |
SU830587A1 (en) | Self-checking storage device | |
SU631994A1 (en) | Storage | |
SU883976A2 (en) | Self-checking storage | |
SU746744A1 (en) | Self-checking storage | |
SU1363312A1 (en) | Self-check memory | |
SU1661840A1 (en) | Memory with self-testing | |
SU1483494A2 (en) | Memory with error detection | |
SU1014042A1 (en) | Storage device | |
SU1215137A1 (en) | Storage with information correction | |
SU1104588A1 (en) | Storage with self-check |