SU555438A1

SU555438A1 - Associative storage device

Info

Publication number: SU555438A1
Application number: SU2167345A
Authority: SU
Inventors: Борис Викторович Барашенков
Original assignee: Предприятие П/Я Х-5263
Priority date: 1975-09-01
Filing date: 1975-09-01
Publication date: 1977-04-25

Description

Изобретение относитс к запоминающим устройствам. Известно запоминающее устройство дл определени достоверности и контрол в процессе функционировани хран щейс информации , в котором используетс метод схемного и информационнотчэ дублировани запоминающей матрицы устройства l . Структурно это решаетс с помощью св зей выходов индикаторов и шин считывани запоминающих матриц с элементами сравнени , что позвол ет осуществл ть пословную обработку информации (сравне ние считываемых слов и результатов поиска в двух ассоциативных матрицах между собой). Это приводит к значительной информационной и схемной избыточности этого устройства. Из известных устройств наиболее близким техническим решением к изобретению вл етс ассоциативное запоминающее устройство , содержащее блок управлени , подключенный к блоку сравнени , элемент И и утфавл ющие шины J. Недостатком этого устройства вл етс больша информационна и схемна избыточность ассоциативной пам ти, состо ща в необходимости использовани второй (дублирующей ) матрицы ассоциативной пам ти. Целью изобретени вл етс упрощение устройства. Достигаетс это тем, что устройство содержит сумматоры по модулю два, коммутатор и дополнительный блок сравнени , входы первого и второго сумматоров по модулю два подключены к соответствующим выходам блока пам ти, выход первого сумматора по модулю два соединен с входом коммутатора, выходы которого подключены к одним входам дополнительного блока сравнени , другие входы которого соединены с выходами третьего сумматора по модулю два, выходы второго сумматора по модулю два и блока сравнени подключены соответственно к входам элемента И и третьего сумматора по модулю два; входы блока сравнени подключены к управл ющим шинам и одному из выходов блока управлени , другие выходы которого соединены сThis invention relates to memory devices. A memory device for determining the accuracy and control during the operation of the stored information is known, which uses the scheme and information duplication method of the memory matrix of the device l. Structurally, this is solved by using the outputs of the indicators and read lines of the storage matrices with the comparison elements, which allows word processing of the information (comparison of the read words and the search results in two associative matrices between each other). This leads to significant information and circuit redundancy of this device. Of the known devices, the closest technical solution to the invention is an associative memory device containing a control unit connected to the comparison unit, the AND element and the output buses J. The disadvantage of this device is the large information and circuit redundancy of the associative memory that is necessary using the second (redundant) associative memory matrix. The aim of the invention is to simplify the device. This is achieved by the fact that the device contains modulo two adders, a switch and an additional comparison unit, the inputs of the first and second modulo adders two are connected to the corresponding outputs of the memory unit, the output of the first modulo two is connected to the input of the switch, the outputs of which are connected to one the inputs of the additional comparison unit, the other inputs of which are connected to the outputs of the third modulo-two adder, the outputs of the second modulo-two adder and the comparison unit are connected respectively to the inputs of the And element and the third modulo adder; the inputs of the comparison unit are connected to the control buses and one of the outputs of the control unit, the other outputs of which are connected to

входами второго и третьего сумматоров по модулю два, элемента И и коммутатора. На чертеже дана блок-схема устройства Ассоциативное запоминающее устройство содержит блок пам ти 1, первый, второйthe inputs of the second and third modulo adders, the element And and the switch. The drawing is a block diagram of a device. An associative memory device contains a memory block 1, the first, second

и третий сумматоры 2, 3, 4 по модулю два коммутатор 5, дополнительный блок сравнени 6, блок сравнени 7, блок управлени 8, элемент И 9, управл ющие шины 10-14 выходные шины 15-18.and the third adders 2, 3, 4 are modulo two switch 5, an additional comparison block 6, a comparison block 7, a control block 8, an AND element 9, control buses 10-14, output buses 15-18.

Входы первого 2 и второго 3 сумматоро по модулю два подключены к соответствующим выходам блока пам ти 1, выход первого сумматора 2 по модулю два соединен с входом коммутатора 5, выходы которогоThe inputs of the first 2 and second 3 modulo two are connected to the corresponding outputs of memory block 1, the output of the first modulo 2 adder two is connected to the input of switch 5, the outputs of which

подключены к одним входам дополнительного блока сравнени 6, другие входы которого соединены с выходами третьего сумматора 4 по модулю два, выходы второго сумматора 3 по модулю два и блока сравнени 7 подключены соответственно к входам элемента И - 9 и третьего сумматора 4 по модулю два, входы блока сравнени 7 подключены к управл ющим шинам 10 и 11 и одному из выходов блока управлени 8, другие выходы которого соединены с входами второго 3 и третьего 4 сумматоров по модулю два элемента И 9 и коммутатора 5.connected to one input of an additional comparison block 6, the other inputs of which are connected to the outputs of the third adder 4 modulo two, the outputs of the second adder 3 modulo two and the comparison block 7 are connected respectively to the inputs of the I-9 element and the third adder 4 modulo two, the inputs Comparison unit 7 is connected to control buses 10 and 11 and to one of the outputs of control unit 8, the other outputs of which are connected to the inputs of the second 3 and third 4 modulators two elements AND 9 and switch 5.

Устройство работает в двух режимах. Первый режим - определение контрольной суммы информации, записываемой в устройство , и второй - определение контрольной суммы информации, хран щейс в устройства .The device works in two modes. The first mode is the determination of the checksum of information recorded in the device, and the second is the determination of the checksum of information stored in the device.

Перед началом работы устройства в составе ЭВМ сигналами от блока управлени 8 производитс запись О во все чейки блока пам ти 1, а также сброс в состо ние О сумматоров 3 и 4 по модулю два. При заполнении блока пам ти 1 информацией производитс обращение к устройству с поиском нулевого слова (признак поиск и код числа О на уп- равл ющих шинах 12 и Ю соответственно ), которое считываетс на управл ющую шину 11с некоторого адреса блока пам ти 1 с последующей записью кода числа от ЭВМ по этому адресу.Before the operation of the device in the computer by signals from the control unit 8, O is written to all cells of memory 1, as well as reset to the state O of adders 3 and 4 modulo two. When the memory block 1 is filled with information, the device accesses the zero word search (the search flag and the code of the number O on the control buses 12 and 10, respectively), which is read into the control bus 11c of a certain address of the memory block 1 and then written code numbers from the computer at this address.

Этот процесс записи сопровождаетс определением контрольной суммы информации , записываемой в устройство. Происходит это следующим образом. Коды чисел от ЭВМ, записываемые в блок пам ти 1, поразр дно сравниваютс с помощью блока сравнени 7 с содержанием тех чеек блока пам ти 1, в которые производ т запись,This recording process is followed by determining the checksum of the information recorded in the device. It happens as follows. The codes of numbers from a computer, recorded in memory 1, are bitwise compared using a comparison block 7 with the contents of those memory cells 1 in which the recording is made,

В процессе сравнени на выходах соответствующих разр дов блока сравнени 7 In the comparison process, the outputs of the corresponding bits of the comparison block 7

по вл ютс сигналы 1 ( случае несовпадени ) и О ( в случае совпадени ), поступающие на соответствующие входы сумматора 4 по модулю два, где происходит их сложение с предыдущим значением результата суммы и запоминание в сумматоре 4 по модулю два.Signals 1 (case of mismatch) and O (in case of coincidence) appear, arriving at the corresponding inputs of adder 4 modulo two, where they are added to the previous value of the sum result and memorized in adder 4 modulo two.

В результате начального заполнени информацией блока пам ти 1 в сумматоре 4 по модулю два накапливаетс поразр дна cyiviMa по модулю два всех слоев, записываемых в блок пам ти 1, так как начальйое содержание блока пам ти составл ли нулевые слова.As a result of the initial filling of information with memory block 1 in modulator 2 modular two, the cyiviMa bottom modulo two total layers recorded in memory block 1 are accumulated, since the initial content of the memory block was zero words.

В дальнейшем при записи (признак Запись - на управл ющей шине 12) кодов чисел от ЭВМ в чейки с произвольным содержанием мен ютс на противоположные значени те разр ды контрольной суммы, хран щейс в сумматоре 4 по модулю два, которые не совпадают у считываемого и записываемого кодов чисел. При этом предполагаетс , что операции записи всегда предшествуют считыванию с некоторого адрса блока пам ти, в который должна производитьс запись. При начальном заполнении устройства считывание может не производитс , так как начальное содержащие блока пам ти 1- нулевое. При считывании информации сигналами от блока управлени 8 производитс запрет передачи информации от блока сравнени 7 в сумматор 4 по модулю два.Subsequently, when writing (the Record sign — on the control bus 12) of the number codes from the computer, the cells with arbitrary contents are reversed to the opposite values of the checksum bits stored in modulator 2 modulo two, which are not the same as the read and write codes of numbers. In this case, it is assumed that write operations always precede reading from a certain address of the memory block to which writing should be made. During the initial filling of the device, the reading may not be performed, since the initial one containing the memory block 1 is zero. When information is read out by signals from the control unit 8, the information transmission from the comparison unit 7 to the adder 4 modulo two is prohibited.

Дл контрол хран щейс в блоке пам ти 1 информации блок управлени 8 по сигналу Контроль, поступающему от ЭВМ по управл ющей шине 14, запрещает поступление информации в сумматор 4 по модулю два от блока сравнени 7. Одновременно с сигналом Контроль от ЭВМ поступают сигналы Поиск по управл ющей шине -по управл ющей шине 1О, последовательно по каждому из разр дов устройства, причем все остальные разр ды маскируютс кодом маски по управл ющей шине 13. Тем самым на выходах индикаторов совпадени блока пам ти 1 последовательно фиксируетс информаци , хран ща с во всех чейках разр да, по которому производитс поиск i ,To control the information stored in memory 1, the control unit 8 on the control signal coming from the computer via the control bus 14 prohibits the flow of information to the adder 4 modulo two from the comparison block 7. Signals are received simultaneously with the control signal from the computer the control bus — on the control bus 1O, successively on each of the bits of the device, all other bits being masked by the mask code on the control bus 13. Thereby, at the outputs of the match indicators of the memory block 1 are sequentially fixed and formations, storing the s in all discharge cells on which is searched i,

Сумматор 2 по модулю два образует значение вертикальной суммы по модулю два информационного содержани разр да всех слоев блока пам ти 1, котора с помощью коммутатора 5 сравниваетс с соответствуклдим значением разр да контрольной суммы, хран щейс в сумматоре 4 по модулю два с помощью дополнительного блока сравнени 6.Modulo 2 modulator 2 forms the value of the vertical modulo sum of the information content of the discharge of all layers of memory block 1, which with the help of switch 5 is compared with the corresponding checksum discharge value stored in modulo two with the help of an additional comparison block 6

При окончании цикла поиска по все разр дам дополнительным блоком сравнени 6 при несовпадении контрольной суммы, записанной и хран щейс в устройстве информации на шине 16, вырабатываетс сигнал Ошибка и код результата сравнени на шине 17, Параллельно с образованием вертикальной суммы, в процессе поразр дного ассоциативного поиска происходит образование горизонтальной суммы по мо- дулю два информационного содержани каждого слова.At the end of the search cycle for all bits by an additional comparison block 6, if the checksum does not match, the information recorded and stored in the device is on bus 16, an error signal is generated and a comparison result code on bus 17 Parallel to the formation of a vertical sum, in the process of bitwise associative the search results in the formation of a horizontal amount modulo two informational contents of each word.

Это происходит следующим образом.This happens as follows.

По сигналу Контроль блока управлени 8 информаци с выхода каждого индикатора совпадени блока пам ти 1 поступает на соответствующие входы сумматора 3 по модулю два, который производит суммирование иввформации по модулю два с запоминанием результата.According to the Control Signal of the control unit 8, information from the output of each match indicator of the memory block 1 is fed to the corresponding inputs of the adder 3 modulo two, which performs the summation and modulation two, remembering the result.

Предполагаетс , что один разр д блока пам ти вл етс контрольным и дополн ет до 1 сумму по модулю два информационных разр дов. Затем производитс опрос состо ни сумматора 3 по модулю два. В том случае, если на всех выходах сумматоров 3 оказываетс сигнал 1, элемент И 9 образует сигнал отсутстви ошибки. В противном случае, при нечетном количестве ошибок в каком-либо слове на шинах 18 и 15 образуетс сигнал О, сигнал ошибки и код результата суммировани - на шинах 18 с указанием адреса ошибки пам ти 1.It is assumed that one bit of the memory block is a control one and complements up to 1 modulo two information bits. It then polls the state of adder 3 modulo two. In the event that on all outputs of the adders 3 a signal 1 appears, the element I 9 forms a signal of no error. Otherwise, with an odd number of errors in any word on buses 18 and 15, a signal O is generated, an error signal and a result code of the summation on tires 18 indicating the address of the memory error 1.

Рассмотренные циклы контрол можно периодически использовать в качестве теста проверки хранени информации устройства , либо после каждой операции запись дл проверки правильности занесени информации в устройство.The considered control cycles can be periodically used as a test of checking the storage of information of the device, or after each operation a record to check the correctness of the information being entered into the device.

Таким образом, проверки на четность вертикальные и горизонтальные - образуютThus, the parity checks are vertical and horizontal - they form

систему ортогональных проверок на четность , с помощью которых могут быть указаны как адрес, так и разр д ошибки.a system of orthogonal parity checks, which can be used to specify both the address and the error bit.

Формула Изобретени Formula of Invention

Ассоциативное запоминающее устройство , содержащее блок управлени , подключенный к блоку пам ти и блоку сравнени , элемент И и управл ющие шины, отличающеес тем, что, с целью упрощени устройства, оно содержит сумматоры по модулю два, коммутатор и дополнительный блок сравнени , входы первого и второго сумматоров по модулю два подключены к соответствующим выходам блока пам ти, выход первого сумматора по модулю два соединен с входом коммутатора, выходы которого подключены к одним входам дополнительного блока сравнени , другие входы которого соединены с выходами третьего сумматора по модулю два, выходы второго сумматора по модулю два и блока сравнени подключены соответственно к входам элемента И и третьего сумматора по модулю два, входы блока сравнени подключены к управл ющим шинам и одному из выходов блока управлени , другие выходы которого соединены с входами второго и третьего сумматоров по модулю два, элемента И и коммутатора.An associative memory device comprising a control unit connected to the memory unit and the comparison unit, an AND element and control buses, characterized in that, in order to simplify the device, it contains modulo two adders, a switch and an additional comparison unit, the inputs of the first and The second modulo-two adders are connected to the corresponding outputs of the memory unit, the output of the first modulo-two adder is connected to the input of the switch, the outputs of which are connected to one input of the additional comparison unit, the other inputs to Secondly, they are connected to the outputs of the third modulo-two adder, the outputs of the second modulo-two adder and the comparison unit are connected respectively to the inputs of the And element and the third modulo-two adder, the inputs of the comparator unit are connected to the control buses and one of the control unit outputs, the other outputs of which connected to the inputs of the second and third modulo two, the element And the switch.

Источники информации, прин тые во внимание при экспертизе:Sources of information taken into account in the examination:

1.Патент Великобритании № 1265013 М. кл. Gil С 15/00, 1972 г.1.Patent of Great Britain No. 1265013 m. Cl. Gil 15/00, 1972

2.Патент Великобритании № 1265014 М. кл. О- 11 С 15/ОО, 1972 (проготип ).2.Patent of Great Britain No. 1265014 m. Cl. O- 11 C 15 / OO, 1972 (protype).