SU1372612A1 - Устройство передачи цифровых сигналов с гальваническим разделением - Google Patents

Устройство передачи цифровых сигналов с гальваническим разделением Download PDF

Info

Publication number
SU1372612A1
SU1372612A1 SU853982730A SU3982730A SU1372612A1 SU 1372612 A1 SU1372612 A1 SU 1372612A1 SU 853982730 A SU853982730 A SU 853982730A SU 3982730 A SU3982730 A SU 3982730A SU 1372612 A1 SU1372612 A1 SU 1372612A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
transistor
flop
flip
Prior art date
Application number
SU853982730A
Other languages
English (en)
Inventor
Дмитрий Михайлович Гриншпун
Юрий Васильевич Исаченко
Валерий Дмитриевич Комаров
Original Assignee
Предприятие П/Я М-5912
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5912 filed Critical Предприятие П/Я М-5912
Priority to SU853982730A priority Critical patent/SU1372612A1/ru
Application granted granted Critical
Publication of SU1372612A1 publication Critical patent/SU1372612A1/ru

Links

Abstract

Изобретение относитс  к импульсной технике и может быть использовано при организации гальванически разделенной линии св зи. Цель изобретени - повьппение помехоустойчивости - достигаетс  за счет обеспечени  неизменности выходного сигнала при сбо х (помехах) в линии св зи одного из оп- тронов. Устройство содержит транзисторы 1 и 2,, оптроны 3 и 4, инвертор 5, резисторы 6 и 7, усилители-формирователи 8 и 9. RS-триггер 10, входную шину 11, шины 12 и 13 питани , выходную шину 14. Кроме того, устройство содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 15 и злемент 16 индикации. Помехоустойчивость предложенного устройства выше, чем у известных. Кроме того, предложенное устройство обладает более широкими функциональными возможност ми , чем известные, за счет обеспечени  контрол  правильности его работы. 1 з.п. ф-лы, 1 ил. i (Л

Description

Изобретение относитс  к импульсной технике и может быть использовано при организации гальванически разделенной линии св зи,
Цель изобретени  - повышение помехоустойчивости за счет обеспечени  неизменности выходного сигнала при сбо х (помехах) в линии св зи одного из оптронов.
На чертеже представлена схема устройства передачи цифровых сигналов с гальваническим разделением.
Устройство передачи цифровых сигналов с гальваническим разделением содержит первый 1 и второй 2 транзисторы , первый 3 и второй 4 оптроны, инвертор 5, первый 6 и второй 7 резисторы , первый 8 и второй 9 усилители-формирователи , RS-триггер 10, причем входна  шина 11 подключена к входу инвертора 5, эмиттер первого транзистора 1 соединен с первым выводом первого резистора 6 и через входную цепь первого оптрона 3 с коллектором первого транзистора 1 и эмиттером второго транзистора 2, который через входную цепь второго оптрона4 подключен к первому выводу второго резистора 7 и коллектору второго транзистора 2, база которого соединена с выходом инвертора 5 , вход которого подключен к базе первого транзистора 1, вторые выводы первого 6 и второго 7 резисторов соответственно соединены с первой 12 и второй 13 шинами питани , выходна  цепь первого оптрона 3 через первый усилитель-формирователь 8 подключена к S-входу RS-триггера 10, выходна  цепь второго оптрона 4 через второй усилитель-формирователь 9 соединена с R-входом RS-триггера 10, выход которого подключен к выходной шине 14.
Кроме того, устройство содержит элемент ИСКЛННАЩЕЕ Ш1И-НЕ 15 и элемент 16 индикации, причем выходы первого 8 и второго 9 усилителей-формирователей подключены соответственно к первому и второму входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 15, выход которого соединен с элементом 16 индикации.
Устройство работает следующим образом .
При поступлении сигнала логического О на входную шинУ 11 транзистор 1 закрыт, а транзистор 2 открыт, так как на его базу поступает через инвертор 3 сигнал логической 1. При
г
10
15 20 25 30 ,c 0
0
этом ток протекает по цепи резистор
7- транзистор 2 - светодиод оптрона 3 - резистор 6. Через светодиод оптрона 4 ток не течет, так как входы этого оптрона шунтированы выходным сопротивлением насьш1енного транзистора 2. При этом на выходе усилител -формировател  9 присутствует сигнал О, а усилител -формировател  8 - сигнал 1. RS-триггер 10 установлен в состо ние 1, а на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 15 сформирован сигнал О, соответствующий погашенному состо нию элемента 16 индикации.
При поступлении на входную шину 11 логической 1 открываетс  транзистор 1, закрываетс  транзистор 2, и ток протекает по цепи резистор 7 - светодиод оптрона 4 - транзистор 1 - резистор 6. На выходе усилител -формировател  9 формируетс  сигнгш 1, а на выходе усилител -формировател 
8- сигнал О. RS-триггер 10 устанавливаетс  в состо ние О, а на выходе элементы ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 15 сохран етс  сигнал О, и элемент 16 индикации погашен.
Таким образом, при правильной работе устройства сигнал на выходе RS- триггера 10 повтор ет сигнал на входной шине 11, а элемент 16 индикации погашен.. В случае возникновени  помехи в линии св зи одного из оптронов 3 и 4, вызывающей его переключение , RS-триггер 1U не переключаетс , так как дл  его переключени  необходимо одновременное срабатывание обоих оптронов 3 и 4. В то же врем  возникает сигнал 1 на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 15 и включаетс  элемент 16 индикации, сигнализирующий о сбое. Кроме того, включение произойдет и в случае отказа одного из оптронов 3 и 4, инвертора 5 или усилител -формировател  8 и 9, когда на входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 15 будут поданы два одинаковых сигнала (О или 1).
Помехоустойчивость предлагаемого устройства передачи цифровых сигналов с гальваническим разделением вьше, чем у известных, за счет обеспечени  неизменности выходного сигнала при сбо х (помехах) в линии св зи одного из оптронов.
Кроме того, предлагаемое устройство обладает более широкими функциональнымн возможност ми за счет обеспечени  контрол  правильности его работы .

Claims (2)

  1. Формула изобретени 
    1 . Устройство передачи цифровых сигналов с гальваническим разделением , содержащее первый и второй тран- зисторы, первый и второй оптроны, инвертор , первый и второй резисторы, выходную шину и входную шину, котора  подключена к входу инвертора, отличающеес  тем, что, с це- лью повышени  помехоустойчивости, в него введены первый и второй усилители-формирователи , RS-триггер, причем эмиттер первого транзистора соединен с первым выводом первого резне- тора и через входную цепь первого оп- трона с коллектором первого транзистора и эмиттером второго транзистора, который через входную цепь второго оптрона подключен к первому вьшоду второго резистора и коллектору второго транзистора, база которого соединена с выходом инвертора, вход которого подключен к базе первого транзистора , вторые выводы первого и второго резисторов соответственно соединены с первой и второй шинами питани , выходна  цепь первого оптрона через первый усилитель-формирователь подключена к S-входу RS-триггера, выходна  цепь второго оптрона через второй усилитель-формирователь соединена с R-входом RS-триггера, выход которого подключен к выходной шине.
  2. 2. Устройство по П.1, отличающеес  тем, что, с целью расширени  функциональных возможностей, в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и элемент индикации, причем выходы первого и второго усилителей- формирователей подключены соответ ственно к первому и второму входам, элемента ИСКЛЮЧАЮЩЕЕ ИПИ-НЕ, выход которого соединен с элементом индикации .
SU853982730A 1985-11-29 1985-11-29 Устройство передачи цифровых сигналов с гальваническим разделением SU1372612A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853982730A SU1372612A1 (ru) 1985-11-29 1985-11-29 Устройство передачи цифровых сигналов с гальваническим разделением

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853982730A SU1372612A1 (ru) 1985-11-29 1985-11-29 Устройство передачи цифровых сигналов с гальваническим разделением

Publications (1)

Publication Number Publication Date
SU1372612A1 true SU1372612A1 (ru) 1988-02-07

Family

ID=21207429

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853982730A SU1372612A1 (ru) 1985-11-29 1985-11-29 Устройство передачи цифровых сигналов с гальваническим разделением

Country Status (1)

Country Link
SU (1) SU1372612A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589786A (en) * 1994-06-06 1996-12-31 Cselt- Centro Studi E Laboratori Telecommunicazioni S.P.A. High-speed CMOS driver for optical sources

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 445153, кл. Н 03 К 17/78, 1974. Авторское свидетельство СССР № 839058, кл. Н 03 К 17/78, 1981. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589786A (en) * 1994-06-06 1996-12-31 Cselt- Centro Studi E Laboratori Telecommunicazioni S.P.A. High-speed CMOS driver for optical sources

Similar Documents

Publication Publication Date Title
SU1372612A1 (ru) Устройство передачи цифровых сигналов с гальваническим разделением
EP0562712B1 (en) Apparatus for filtering noise from a periodic signal
ATE268941T1 (de) Busfähiger verstärkerbaustein für antriebsanordnungen elektromagnetischer schaltgeräte
RU1792864C (ru) Входное устройство дл логических цепей железнодорожной автоматики
SU1622941A1 (ru) Устройство дл переключени электрических цепей
SU1413707A1 (ru) Оптоэлектронный преобразователь
SU1193799A1 (ru) Логический элемент НЕ
SU1757093A1 (ru) Частотный селектор
SU379988A1 (ru) Входное телеграфное устройство
SU1285586A1 (ru) Ключ
KR900005307Y1 (ko) 주파수 변화 감지회로
SU486462A1 (ru) Устройство управлени серией импульсов
SU1104445A1 (ru) Устройство дл обнаружени неисправностей в цеп х сигнализации
JPS577569A (en) Detecting system for disconnection in digital output circuit
SU1223353A1 (ru) Многоканальный датчик одиночных импульсов
SU1534742A1 (ru) Устройство дл управлени шаговым двигателем
SU1389008A2 (ru) Устройство дл приема ьиимпульсного сигнала
JPS57183282A (en) Driving circuit for dc motor
SU1465967A1 (ru) Устройство дл гальванической разв зки в импульсных цеп х
SU1257835A1 (ru) Мажоритарный элемент
RU1800608C (ru) Транзисторный ключ с защитой от перегрузки
KR100242691B1 (ko) 업/다운 카운터의 카운트제어회로
GB1514762A (en) Solid-state fail-safe logic system
KR870000724Y1 (ko) 마이크로 프로세서를 사용한 직류 모우터의 속도 및 위치 제어시 부호기 신호 처리장치
KR890004800Y1 (ko) 마이콤의 오동작 방지회로