SU1370770A1

SU1370770A1 - Распределитель импульсов

Info

Publication number: SU1370770A1
Application number: SU864052438A
Authority: SU
Inventors: Алексей Федорович Бадолин; Виктор Федорович Вышинский; Геннадий Васильевич Никифоров; Геннадий Фатеевич Шнайдер
Original assignee: Магнитогорский металлургический комбинат им.В.И.Ленина
Priority date: 1986-04-08
Filing date: 1986-04-08
Publication date: 1988-01-30

Abstract

Изобретение может быть использовано в переключающих программных устройствах, служапщх дл последовательной вьщачи управл ющих сигналов по каналам в системах автоматического контрол и управлени . Цель изобретени - расширение функциональных возможностей распределител - достигаетс за счет формировани программируемых пауз между импульсами на выходных шинах. Устройство содержит элементы И-НЕ 1 и 2, двоично-дес тичные декады 3, 4 и 14, дешифраторы 5 и 6, элементы И 7, 10, 16, 21, входную шину 8, блок 9 стробировани , выходные шины 11, дешифратор 12, блок 13 переключателей, элементы ИЛИ 15, 17, 19, 27, триггер 18, формирователь 20 импульсов, КС-цепи 22 и 23, диоды 24 и 25, RS-триггер 26. Работа устройства по сн етс по временным диаграммам, приведенным в описании изобретени , 1 з,п. ф-лы. 2 ил. с (Л

Description

00

о

10

U

Изобретение относитс к импульсной технике и может быть использовано в переключающих программных устройствах , служащих дл последователь- ной выдачи управл юЕДИх сигналов по каналам в системах автоматического контрол и управлени .

Целью изобретени вл етс расширение функциональных возможностей распределител за счет формировани программируемых пауз между импульса - ми на выходных шинах.

На фиг.1 представлена принципиальна электрическа схема распределител импульсов; на фиг.2 - временные диаграммы его работы.

Устройство состоит из элементов И-НЕ I и 2, двоично-дес тичных декад 3 и 4, дешифраторов 5 и 6, элемента И 7, входной шины 8, блока 9 строби- ровани , первого элемента И 10, выходных шин 11, дешифратора 12 из третьей группы, блока 13 переключателей , двоично-дес тичной декады 14, блока 15 элементов ИЛИ, блока 16 элементов И, первого элемента Р1ЛИ 17 триггера 18, второго элемента ИЛИ 19, формировател 20 импульсов, элементов И 21 блока 9 стробировани , RC- цепей 22 и 23, диодов 24 и 25 1S- триггера 26, третьего элемента ИЛИ 27. Первые входы элементов И-НЕ 1 и 2 второго элемента И 10 объединены

тов ИЛИ соединены с входами второго элемента ИЛИ 19, выход которого подключен к первым входам первого и второго элементов И 7 и 10. Выход второго элемента И 10 соединен со счетным входом двоично-дес тичной декады 14, выход первого элемента И 7 через формирователь импульсов 20 - с входом триггера 18, а выход триггера 18 гт объединен с третьими входами элементов И-НЕ 1 и 2.

Блок 9 стробировани вьтолнен на элементах И 21, первые входы которых соединены с соответствующими первыми входами блока 9, а вторые входы объединены между собой и вторым входом блока 9 стробировани . Выходы элементов И 21 соединены с соответствующими выходами блока 9 стробировани .

Последние выходы первых двух де- ишфраторов 5 и 6 через соответствующие соединенные последовательно RC- цепи 22 и 23 и диоды 24 и 25 подклю25 чены к соответствующим входам RS- триггера 26, пр мой и инверсньгй выходы которого соединены с вторыми входами элементов И-НЕ 1 и 2.

Выходы элементов И-НЕ 1 и 2 до-

30 полнительно соединены с входами

третьего элемента ИЛИ 27, выход которого с вторым входом блока 9 стробировани .

20

Распределитель импульсов работает

и подключены к входной шине 8. Выходы 35следующим образом.

дешифраторов 5 и 6 подключены к соот- Входные импульсы тактовой частоты

ветствующим первым входам блока 9поступают по входной шине 8 на первые

стробировани , второй вход котороговходы элемента И-НЕ 1 и 2 и И 10. В

соединен с вторым входом элементаисходном состо нии двоично-дес тичные

И 7, а выходы блока 9 стробировани - 40декады 3, 4 и 14 и триггеры 18, 26

с соответствующими выходными шинамиустановлены в состо ние О. Сигнала11 . Выход третьего дешифратора 12ми с выходов триггеров 18, 26 первый

соединен с входами блока 13 переключа-элемент И-НЕ 1 открыт, а второй зателей , а его вход - с выходами тре-крыт. Тогда тактовые импульсы прохотьей двоично-дес тичной декады 14. 45д т через первый элемент И-НЕ 1, поступают на информационный вход первоВходы блока 15 элементов ИЛИ соединены с теми выходами дешифраторов 5 и 6, где на св занных с ними через блок 9 стробировани выходных шинах распределител длительность паузы между выходными импульсами одинакова.

Выходы блока 15 элементов ИЛИ соединены с первыми входами блока 16 элементов И, вторые входы этого блого двоично-дес тичного счетчика 3. С выхода счетчика 3 импульсы в виде двоично-дес тичного кода поступают 50 на входы двоично-дес тичного дешифратора 5, дешифратор преобразует двоичный код в дес тичный и на его выходах последовательно по вл ютс сигналы, которые через блок 9 строби

Последние выходы первых двух де- ишфраторов 5 и 6 через соответствующие соединенные последовательно RC- цепи 22 и 23 и диоды 24 и 25 подключены к соответствующим входам RS- триггера 26, пр мой и инверсньгй выходы которого соединены с вторыми входами элементов И-НЕ 1 и 2.

Выходы элементов И-НЕ 1 и 2 до-

полнительно соединены с входами

го двоично-дес тичного счетчика 3. С выхода счетчика 3 импульсы в виде двоично-дес тичного кода поступают 50 на входы двоично-дес тичного дешифратора 5, дешифратор преобразует двоичный код в дес тичный и на его выходах последовательно по вл ютс сигналы, которые через блок 9 строби

ка - с выходами блока 13 переключате- 55 ровани поступают на выходы 11 рас- лей, а выходы блока И 16 через вто- пределител .

рой элемент ШШ 17 с входами тригге- С по влением управл ющего сигнала ра 18 и двоично-дес тичной декады 14. на любом из выходов дешифратора по- Кроме того, выходы блока 15 элемен- вл етс сигнал и на входе элемента

И 21 блока стробировани .св занного с данным выходом депгафратора. Одновременно на другой вход элемента И 21 поступает разрешающий сигнал с выхо- да третьего элемента ИЖ 27, входы которого подключены к выходам элементов И-НЕ 1 и 2. При этом с выхода этого элемента И 21 сигнал поступает на соответствующий выход 11 распре- делител . При окончании тактового импульса на шине 8 разрешающий сигнал с входа элемента И 21 снимаетс , а сигнал на выходе 11 прекращаетс несмотр на наличие сигнала на выходе дешифратора. Очевидно, что на следующем выходе 1I импульс возникнет только в начале поступлени следующего тактового импульса. Таким образом, возникает пауза между выходными им- пульсами распределител , пропорциональна паузе между тактовыми импульсами . Если с выходом дешифратора соединен вход одного из элементов блока ИЛИ 15, то сигнал с выхода дешифратора через элементы ИЛИ блока 15 и второй элемент ИЛИ 19 поступает на входы первого и второго элементов И 7 и 10, на второй вход элемента И 7 поступают импульсы с выхода третьего элемента ИЛИ 27. Тогда по окончании тактового импульса сигналом с выхода элемента И 7 через формирователь 20 включаетс триггер 18, который запрещает прохождение тактовых импульсов через элементы И-НЕ 1 и 2. Тактовые импульсы через элемент И 10 поступают на вход декады 14, с выхода которой в виде кода поступают на входы дешифратора 12. Последовательно по вл ю- щиес сигналы с выходов дешифратора 12 поступают на входы блока 13 переключателей . При поступлении на вход счетчика 14 числа импульсов, заданного блоком 13 переключателей, св - занным с соответствующим элементом блока И 16, на выходе последнего по вл етс сигнал, который, проход через первый элемент ИЛИ 17, устанавливает счетчик 14 и триггер 18 в состо ние Ч). Так образуетс пауза между выходными импульсами. Первый элемент И-НЕ 1 открьшаетс . Тактовый импульс с шины 8 поступает на вход счетчика 3. Код на выходе счетчика измен етс управл ющий сигнал по вл етс на следующем выходе первого дешифратора 5, а предьщущий управл ющий сигнал исчезает , элементы И 7, 10 закрываютс

сигнал на входах счетчика 14 и триггера 18 прекращаетс . Точно таким же образом при поступлении следующего тактового импульса управл ющий сигнал по вл етс на соответствующем выходе дешифратора 5 и распределител 11. С по влением управл ющего сигнала на последнем выходе дешифратора 5 с него через первую разделительную цепь 22 и первый диод 24 подаетс сигнал на S-вход RS-триггера 26. Триггер переключаетс ,и на его пр мом выходе возникает уровень О, а на инверсном - 1.

Первый элемент И-НЕ 1 закрываетс а второй элемент И-НЕ 2 открываетс , тактовые импульсы поступают на второй счетчик 4, а затем на второй дешифратор 6, Принцип их работы описан вьппе. Точно так же, как описано выше , образуетс пауза между импульсами которые возникают на выходах распределител , св занных с соответствующими элементами блока элементов ИЛИ 15

С по влением управл ющего сигнала на последнем выходе второго дешифратора 6 с него через вторую разделительную цепь 23 и второй диод 25 подаетс сигнал на R-вход RS-триггера 26, Триггер переключаетс , и на его пр мом выходе возникает уровень Vl, а на инверсном - О, Первый элемент И-НЕ 1 открьшаетс , а второй закрываетс . Работа устройства повтор етс по замкнутому циклу до тех пор, пока на него поступают тактовые импульсы

Claims

Формула изобретени

1,Распределитель импульсов, содержащий две группы элементов, в каждой из которых соединены последовательно элемент И-НЕ, двоично-дес тична декада и дешифратор, RS-триггер, две КС-цепи, последовательно с каждой из которых соединен диод, входные и выходные шины, при этом первые входы элементов И-НЕ объединены и подключены к входной шине, а последний выход каждого дешифратора через соответствующую RC-цепь и диод подключен к соответствующим входам RS- триггера, пр мой и инверсный выходы которого соединены с вторыми входами соответственно первого и второго элемента И-НЕ, отличающийс тем, что, с целью расширени функциональных возможностей за счет формировани программируемых пауз между импульсами на выходных шинах, в него дополнительно введены второй RS-триг- гер, первый, второй, третий элементы ИЛИ, первый и второй элементы И, треть группа последовательно соединенных двоично-дес тичной декады и дешифратора, блок элементов ИЛИ, блок

элементов И, блок стробировани , блок ю И-НЕ первых двух групп элементов.

переключателей, формирователь импульсов , при этом выходы дешифраторов первых двух групп элементов соединены с первыми входами блока стробировани и с соответствующими входами блока элементов ИЛИ, а выходы блока стробировани соединены с соответствующими выходными шинами, выходы дешифратора третьей группы - с входами блока переключателей, выходы блока эле- ментов ИЛИ - с первьп и входами блока элементов И, вторые входы которых - с общими контактами блока переключателей , а выходы через первый элемент ИЛИ - с R-входами второго триггера и соответствующей ему дес тичной декады , кроме того, выходы блока элементов ИЛИ соединены с входами второго элемента ИЛИ, выход которого подключен к первым входам первого и второго элементов И, второй вход второго элемента И соединен с входной шиной, а второй вход первого элемента И - с выходом третьего элемента ИЛИ и вторым входом блока строби- ровани , а входы третьего элемента ИЛИ соединены с выходами элементов

выход второго элемента И соединен со счетным входом дес тичной декады третьей группы, выход первого элемента И через формирователь импульсов - с S-входом второго триггера, а его выход объединен с третьими входами элементов И-НЕ.
2.Устройство по п.1, о т л и - чающеес тем, что, с целью повьш1ени надежности работы, блок стробировани вьшолнен на элементах И, при этом первые входы элементов И соединены с соответствующими первыми входами блока стробировани , вторые входы элементов И и второй вход блока стробировани объединены, а выходы элементов И соединены с соответствующими выходами блока стробировани .

О r г 3

5 6 7 8 д го л Г2 J3 rif

sx.(T

Уз„0 такта

f

Зтактд

.7/7

У/1

Зтакта

.;

такта

.2

.9

Ж

Г 1токг

1такт

п

1такт

5т актов

Ттакт

1такт

Ттакт

ft

отантОа

фие. 2