SU1330579A1 - Датчик разности фаз - Google Patents

Abstract

Изобретение относитс  к области фазоизмерительной техники, и может быть использовано в устройствах синхронно-синфазного управлени  мно- годвигатальными электроприводами и в устройствах противоаварийной автоматической защиты энергосистем и т.п. Цель изобретени ,-- расширение ; функциональных возможностей - достигаетс  путем обеспечени  измерени  сдвига фаз между периодическими синусоидальными сигналами одинаковой частоты. Устройство содержит преобразователь 1 разности фаз во временной интервал, состо щий из п усилителей-ограничителей 2, формирователей 3 и 4 импульсов, п первых инвер- торов 5 и триггера 6, элементы И 7 и 8, п триггеров 9, п инверторов 10 и цифроаналоговых преобразователей 11, на выходах которых по вл ютс  . напр жени , пропорциональные сдвигам фаз напр жений. Использование данного устройства, например, в системах управлени  электроприводами в качестве датчика угла рассогласовани  ро- торных ЭДС позволит значительно по-- высить точность синхронизации частоты вращени  электродвигателей, что приведет к повышению производительности и улучшению качества вьшускаемой продукции . 2 ил. СЛ шиг СО со о СП tUD

Description

Uj, U (фиг. 2) одинаковой частоты, разность фаз между которыми подлежит измерению. Напр жени  U,, U,j, U усилител ми-ограничител ми 2 преобразуютс  в последовательности одно- пол рных импульсов и,2 , , и2,а , i.n

Изобретение относитс  к фазоизме- рительноЙ технике и может быть использовано в устройствах синхронно- синфазного управлени  многодвигательными электроприводами, в устройствах противоаварийной автоматики энерно- систем и т.д.

Цель изобретени  - расширение функциональных возможностей путем обеспечени  возможности измерени  сдвига фаз между п периодическими синусоидальными сигналами одинаковой частоты.

На фиг. 1 приведена функциональна схема предлагаемого датчика разности фаз} на фиг. 2 - эпюры напр жений, по сн ющие его работу.

Датчик разности фаз содержит преобразователь 1 разности фаз во временной интервал , содержащий п усилителей-ограничителей 2, выходы которых подключены к входам формирователей 3 и 4 импульсов по переднему и заднему фронтам, и п первых инверторов 5. Выходы формирователей 3 и 4 импульсов подключены к входам триггера 6, пр мой выход которого подключен к первым входам первой группы п элементов И 7, а инверсный выход - к первым входам второй группы п элементов И 8. Вторые входы п первых логических элементов И 7 подключены к вькодам соответствующих уси- лителейг-огран гчителей 2. Вторые входы п элементов И 8 второй группы подключены к выходам п инверторов 5 первой группы. Выходы п элементов .И 7 и 8 первой группы объединены попарно и подключены к первым входам п триггеров 9, вторые входы которых объединены и соединены с вторым входом первого триггера 6а Выходы п триггеров 9 подключены к входам соответствующих п инверторов 10 второй группы, выходы которых подключены к входам Ц11фроаналоговых преобразователей 11.

Датчик разности фаз работает следующим образом.

.На входы преобразовател  1 разности фаз во временной интервал поступают периодические напр жени  U., ,

частота повторени  которых равна частоте напр жений U,, U, U, а длительность равна половине периода их повторени . Напр жени  U г.г U.J поступают на входы формирователей 3 и 4 импульсов и инверторов 5 первой группы и на вторые входы элементов И 7 первой группы.

На выходе формирователей 3 и 4 импульсов формируютс  напр жени  U , и„ в виде коротких импульсов со скважностью, равной периоду колебаний напр жений.

Напр жение U поступает на первый вход, а и - на второй вход первого триггера 6 и на вторые входы п триггеров 9.

С пр мого выхода первого триггера 6 напр жение U в виде пр моугольных импульсов, равных длительности половины периода входных напр жений, поступает на первые входы элементов И 7 первой группы, на выходе которых формируютс  импульсы с длительностью

/- Т ..

f

где Т - период измер емых напр жений}

об - разность фаз между измер емыми напр жени ми. С инверсного выхода первого триггера 6 напр жение, интертированное по отношению к U , поступает на первые входы элементов И В второй группы, на вторые входы которых поступают напр жени  U , , , U.

Напр жени  U , , U, U , с выхода элементов И 7 первой группы и напр жени  Ug , Ug , Ug (инвертированные по отношению к U , U,2 i п поступают на входы п триггеров 9, на выходах которых формируютс  напр жени  и,, U(, ,, длительности между импульсами которых равны сдвигу фаз измер емых напр жений. I

Напр жени  U,, Uq,, U9.h поступают на вход инверторов 10 второй: группы, с выхода которых импульсы.

равные соответствующим углам сдвига фаз, поступают на входы п цифро-аналоговых преобразователей 11, на выходе которых по вл ютс  .напр жени , . 55 пропорциональные сдвигам фаз напр жений .

Использование предлагаемого датчика разности фаз в системах управлени  электроприводами, в частности

многодвигательными приводами аппаратов в текстильной промьппленности в качестве датчика угла рассогласовани роторных ЭДС позвол ет значительно повысить точность синхронизации частоты -вращени  электродвигателей, что в свою очередь, приводит к повышению производительности и улучшению качества вьтускаемой продукции.

Claims (1)

1. Формула изобретени 

   Датчик разности фаз, содержащий преобразователь разности фаз во временной интервал, состо щий из двух усилителей-ограничителей, входы которых  вл ютс  входами датчика и логического элемента, инвертор, выход которого соединен с входом аналого-цифрового преобразовател , о т- личающийс ; тем, что, с целью расширени  функциональных возможностей путем обеспечени  возможности измерени  сдвига фаз между п периодическими синусоидальными сигналами одинаковой частоты, в преобразователь разности фаз во временной интервал дополнительно введены п-2 усилителей-ограничителей, два формировател  импульсов по передним и задним фронтам, перва  группа п инверторов , первый триггер, две группы п злементов И, п триггеров, перва 

   группа п инверторов, а также п-1 инверторов и аналого-цифровых преобразователей , выходы которых  вл ютс  выходами датчика, при этом выходы п усилителей-ограничителей подсоединены к соответствующим входам формирователей импульсов по переднему и заднему фронтам и входам п инверторов первой группы, выходы указанных формирователей подключены к первому и второму входам триггера, пр мой и инверсный выходы которого подсоединены соответственно к первым входам элементов И первой и второй групп, вторые входы элементов И первой группы соединены с выходами соответствующих усилителей-ограничителей , вторые входы элементов И второй группы -подсоединены к выходам соответствующих инверторов первой группы; причем выходы элементов И первой и второй групп, объединенные попарно первый с п-м, подключены к первым входам- п триггеров, вторые входы ко-- торых объединены и соединены с выхот дом второго из формирователей имйуль- сов по переднему и заднему фронтам, при этом выходы п триггеров соединены с входами соответствующих инверторов второй группы, последовательно соединенных с аналого-цифровыми преобразовател ми .

   Фиг.1

   Редактор А.Лежнина

   Составитель А.Старостина

   Техред В.Калар Корректор А,Обручар

   Заказ 3579/48 Тираж 730Подписное

   . ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий, .

   113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Пройзводс гвенйо-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4