SU1327296A1

SU1327296A1 - Сверточный кодек с алгоритмом порогового декодировани

Info

Publication number: SU1327296A1
Application number: SU853910087A
Authority: SU
Inventors: Алексей Иванович Королев; Олег Дзантимирович Купеев; Сергей Иванович Каракулько; Эдуард Алексеевич Чуйко; Евгений Федорович Каменев; Анатолий Юльевич Курковский
Original assignee: Минский радиотехнический институт
Priority date: 1985-06-11
Filing date: 1985-06-11
Publication date: 1987-07-30

Abstract

Изобретение может быть использовано в системах цифрового радиовещани и ТВ вещани при использовании высокоскоростных сверточных кодов и порогового декодировани . Цель изобретени - повышение помехоустойчивости . Считывание символов синдром- ной последовательности (ССП) производитс с помощью мультиплексора 19, управл емого формирователем 17 управл ющих сигналов. За врем считьшани ССП нового поступлени кодовой информации не производитс . После окончани считывани ССП производитс разблокировка преобразовател 11 последовательного кода в параллельный код, деперемежител 12, декодера 14, . приемника 30 информации и формировател 24 проверочной и синдромной последовательностей . Кодовые символы с входа деперемежител 12 через мультиплексор 13 поступают на информационный вход декодера 14. Производитс формирование ССП декодера 14, обна- ружение и исправление опмбок. С выхода преобразовател 11 на информационные входы формировател 24 поступают новые кодовые импульсы. Вновь производитс формирование символов проверочной и синдромной последовательностей , 2 ил. § (Л со о

Description

Изобретение относитс к электросв зи и может использоватьс в системах цифрового радиовещани и цифрового телевизионного вещани при использовании высокоскоростных сверточных кодов и порогового декодировани .

- Цель изобретени - повьшение помехоустойчивости .

, i К(з + 1, коды скорости переда чи кода и корректирующей способности кода . Длина кодового ог ран.ичени составл ет п(т+1).По сим

На фиг.1 и 2 представлены структур-iо волов, где m - наивысша степень поные электрические схемы сверточного кодека с алгоритмом порогового декодировани .

Сверточный кодек с алгоритмом порогового декодировани содержит на пе- редающей стороне кодер 1 канала, пе- ремежитель 2, мультиплексор 3, элемент ИЛИ 4, синхрогенератор 5, формирователь 6 последовательностей тактовых импульсов, первый и второй формирователи 7 и 8 управл ющих сиг

налов, дополнительный мультиплексор 9 и формирователь IО проверочной последовательности , на приемной стороне - преобразователь 11 последова- ;, тельного кода в параллельный код, деперемежитель 12, мультиплексор 13, декодер 14 канала, синхрогенератора 15, формирователь 16 последовательностей тактовых импульсов, первый и второй формирователи 17 и 18 управл ющих сигналов, дополнительный мультиплексор 19, элемент 20 совпадени , счетчик 21 импульсов, блок 22 дешиф20 Символы первой ветви перемежител 2 передаютс без задержки. Кодовые символы остальных (I-I) параллельных вет вей передаютс с задержкой соответственно ft, 2|i,. .. . (1-1)/3 тактов. В

25 результате перемежени каждые два входных символа на выходе перемежител 2 отсто т друг от друга на п символов . Следовательно, плотный пакет ошибок кратностью t , п . после депеП л

30 ремежени распредел етс в одиночные ошибки на длине каждой п.

Кодовые символы с выхода перемежител 2 в параллельном коде поступают на информационные входы мультираторов , блок 23 цикловой синхрониза- ъ плексора 3 и формировател 0„ Кодо- ции, формирователь 24 проверочной и синдромной последовательностей, формирователь 25 сигнала Интервал анализа .

Блок 22 дещифраторов содержит пер- 40 ьпс Пд разр дных регистров сдвига и вый, второй и третий дешифраторы 26вые символы с выхода мультиплексора 3 через элемент ИЛИ 4 поступают в каналы св зи. Одновременно в формирователь 10, состо щий из I параллель28 .

На фиг.1 и 2 также изображены источник 29 информации и приемник 30 информации, которые вл ютс самосто тельными устройствами.

Сверточный кодек с алгоритмом порогового декодировани работает следующим образом.

Информаци от источника 29 информации в последовательном коде поступает на вход кодера 1, в котором в соответствии с выбраннЁ ми порождающими полиномами q(D) , q-(D) (1+D), qj(D) I+D , где D - информационные символы, производитс кодирование информации самоортогональным сверточным кодом с алгоритмом порогового декодировани . В процессе

I сумматоров по модулю два, входы .которых подключены к выходам разр дов соответствующих п -разр дных регистров сдвига, записываетс N

45 I/5 кодовых символов, из которых формируетс Пд символов проверочной последовательности.

В первый регистр сдвига формировател 10 записываютс первые симвоCQ лы всех кодовых ограничений Пд. Во второй регистр сдвига формировател IО записываютс вторые символы всех кодовых ограничений п и т.д. При этом первый W символ проверочной подс следовательности представл ет собой сумму по модулю два первых символов всех I кодовых ограничений Пд. Второй W- символ проверочной последовательности представл ет собой сумму

кодировани из информационных символов формируютс проверочные символы J i.v (),. (/7.

Т (D)

Ко

и

in

(D) X ), j l,2,3;

, i К(з + 1, коды скорости передачи кода и корректирующей способности кода . Длина кодового ог- ран.ичени составл ет п(т+1).По символов , где m - наивысша степень порождающих полиномов, п - проверочный символ. На данной длине кодового ограничени п код гарантированно исправл ет одиночные и двойные ошибки. Сформированные кодовые символы с выхода кодера 1 поступают на вход пе- ремежител 2, в котором производитс распределение кодовой последовательности на параллельных ветвей.

Символы первой ветви перемежител 2 передаютс без задержки. Кодовые символы остальных (I-I) параллельных ветвей передаютс с задержкой соответственно ft, 2|i,. .. . (1-1)/3 тактов. В

результате перемежени каждые два входных символа на выходе перемежител 2 отсто т друг от друга на п символов . Следовательно, плотный пакет ошибок кратностью t , п . после депеП л

ремежени распредел етс в одиночные ошибки на длине каждой п.

Кодовые символы с выхода перемеител 2 в параллельном коде поступают на информационные входы мультиплексора 3 и формировател 0„ Кодо-

вые символы с выхода мультиплексора 3 через элемент ИЛИ 4 поступают в каналы св зи. Одновременно в формирователь 10, состо щий из I параллель ьпс Пд разр дных регистров сдвига и

I/5 кодовых символов, из которых формируетс Пд символов проверочной последовательности.

В первый регистр сдвига формировател 10 записываютс первые символы всех кодовых ограничений Пд. Во второй регистр сдвига формировател IО записываютс вторые символы всех кодовых ограничений п и т.д. При этом первый W символ проверочной последовательности представл ет собой сумму по модулю два первых символов всех I кодовых ограничений Пд. Второй W- символ проверочной последовательности представл ет собой сумму

по модулю два вторых символов всех I кодовых ограничений п и т.д. Пос- .ледний w символ проверочной последовательности представл ет собой сумму по модулю два последних символов всех 9 кодовых ограничений.

Сформированные через t| тактов символы последовательности в параллельном коде поступают -на информационные входы дополнительного мультиплексора 9. Производитс считьшание символов проверочной последовательности в канал св зи. На врем считывани производитс блокировка по соответствующим тактовым входам источника 29 информации, а также кодера 1, перемежител 2, формировател 10 и первого формировател 7, в результате чего передача, кодирование и переме- жение новой информации не производ тс ,

После передачи в канал св зи поспооанительного

мультиплексора 9 осу10

ществл етс блоком 23 цикловой синхронизации .

Далее приводитс работа сверточ- ного кодека с алгоритмом порогового декодировани после установлени цикловой синхронизации преобразовател 1 1 .

С выходов деперемежител 12 кодовые символы через мультиплексор 13 поступают на вход декодера 14. Производитс формирование синдрома, обнаружение и исправление ошибок в

15 пределах корректирующей способности кода и передача информации в приемник 30 информации.

Если в канале св зи пакеты ошибок не превьшают кратности t| п . и за20 щитный промежуток между пакетами равен 1а N-t

h

ТО после деперемежени

леднего w

tn

символа проверочной поена вход декодера 14 будут поступать кодовые комбинации из Пд символов, содержащие по одной ошибке, т.е. не преледовательности производ тс разблоки-25 вьп ающие корректирующей способности

ровка источника 29 информации, кодера выбранного кода.

1, перемежител 2, формировател 10, Б формирователе 24 из прин тых кодовых символов, по алгоритму, как и на передающей стороне в кодере 1, форпёрвого формировател 7 и блокировка второго формировател 8. Далее процесс кодировани , перемежени , форми- ЗО мируютс символы дополнительной проверочной последовательности w,, wj

ровани символов проверочной последовательности и считывание информации в канал св зи осуществл етс аналогичным образом. В результате информаци в канал св зи передаетс

г

W,

W

f,

35

В это врем первый формирователь 17 заблокирован соответствующим сигналом с формировател 16. После t.

п

+ w кодовых символов:

блоками из Пд R - информационных символов и n(l-R)+w - проверочных символов (с учетом избыточности кода и символов дополнительной проверочной последовательности ) .

На приемной стороне кодова последовательность пост упает на информационный вход преобразовател 11, в котором производитс преобразование кодовой последовательности из последовательного кода в параллельный код, т.е. входна кодова последовательность распредел етс на I п. 16 параллельных подпотоков. С выхода преобразовател 11 символы информационных подпотоков одновременно поступают на входы соответствующих регистров сдвига деперемежител 12 и фо1 мировател 24.

Согласование по фазе выходных информационных подпотоков преобразовател 11 с входными информационными подпотоками мультиплексора 3 и до1327296

пооанительного

мультиплексора 9 осу

пределах корректирующей способности кода и передача информации в приемник 30 информации.

Если в канале св зи пакеты ошибок не превьшают кратности t| п . и защитный промежуток между пакетами равен 1а N-t

h

ТО после деперемежени

на вход декодера 14 будут поступать кодовые комбинации из Пд символов, со держащие по одной ошибке, т.е. не пре

роj

г

W,

W

f,

5

тактов записи информации в регистры сдвига деперемежител 12 и формировател 24 производитс блокировка сигналом с формировател 16 депереме0 жител 12 второго формировател 18, декодера 14 приемника 30 информации. Через tp +1 тактов осуществл етс блокировка преобразовател 11 и первого формировател 17. Производитс

суммировани по модулю два символов проверочной последовательности, сфорQ мированной из прин тых кодовых символов проверочной последовательности, и считывание символов синдромной последовательности . За врем считывани синдромных символов поступление новой

е кодовой информации не производитс .

Считывание символов синдромной последовательности производитс с помощью дополнительного мультиплексора

19, управл емого первым формирователем 17.

С выхода дополнительного мультиплексора 19 символы синдромной последовательности через элемент 20 совпадени поступают на вход счетчика 21, производ щего подсчет числа ненулевых символов синдромной последовательности на заданном интервале анализа 1., который устанавливаетс формирователем 25 и принимаетс равным 1 + п. После окончани считьшани синд- ромных символов производитс разблокировка преобразовател 11, депереме- жител 12, декодера 14, приемника 30 информации и формировател 24, состо щего из , регистров сдвига, выходы разр дов которых подсоединены к входам соответствующих многовходовых сумматоров по модулю два, выходы которых и информационные входы первых разр дов соответствующих регистров сдвига, вл ющиес информационными входами формировател 17, подключены к входам двухвходовых сумматоров по модулю два, выходы которых вл ютс выходами формировател 17.

Кодовые символы с входа депереме- жител 12 через мультиплексор 13 поступают на информационный вход декодера 14. Производитс формирование синдромной последовательности декодера 14, обнаружение и исправление ошибок. С вькода преобразовател 11 на информационные входы формировател 24 поступают новые кодовые символы. Вновь , производитс формирование символов проверочной и синдромной последовательностей .

Количество ненулевых символов син- Дромной последовательности на интервале анализа фиксируетс первым и вторым дешифраторами 26 и 27. Если пакет ошибок в прин тых кодовых символах не превьшает интервала перемежени , т.е. t t|,, то срабатывает первый дешифратор 26. Если пакет ошибок t 7t. , то срабатьюает второй дешифратор 27.

I

Сигналы с выходов первого и второго дешифраторов 26 и 27 поступают на соответствующие входы третьего дешифратора 28, который формирует три сигнала Y, Y, Y,, характеризующие кратность пакетов ошибок в канале св зи (Y соответствует пакету ошибок t Ц ; YJ - пакету ошибок t ,t Yj - пакету ошибок t ct ; tj) ; coc2966

то ние канала св зи (Y соответствует хорошему состо нию канала св зи; Y - плохому состо нию канала св зи; Y - неопределенному состо нию канала св зи ); достоверность декодируемой информации- (Y соответствует заданной достоверности приема информации; Y, - достоверности приема информации много ниже заданной; Y. - достоверности

приема информации ниже заданной).

Выбор конкретных значений порогов первого (п.) и второго (п) дешифраторов 26 и 27 зависит от параметров кода (R, I, Пд), пёремежител 2 и депёремежител 12 (I и ).

Дл выбранного в примере параметров кода , , п,16 и переме- жит(У1 - деперемежител /3 16 значени порогов ij и выбираютс следующими.

Если пакет ошибок в канале св зи t д возникает в любом месте прин тых кодовых символов, то в сформированной синдромной последовательности ( ) формировател 24 в среднем tj, /2 символов в пакете будут неправильными , следовательно, S/2 син- дромных символов будут ненулевыми. Учитьша дисперсию (6) распределени

ошибочных символов внутри пакетов ошибок, котора дл данной кратности пакетов ошибок составл ет значение порога ч S/2-Зб. I

При кратности пакета ошибок 1 п в среднем кодовых симво юв будут ошибочными. Поэтому значени второго порога i| выбираетс равным

S/2.

40

Claims

Формула изобретени

Сверточный кодек с алгоритмом порогового декодировани , содержащий

45 на передающей стороне последовательно соединенные кодер канала, переме- житель и мультиплексор, последовательно соединенные синхрогенератор и формирователь последовательностей такто50 вых импульсов, на приемной стороне - последовательно соединенные преобразователь последовательного кода в па- раллельньш код, деперемежитель, мультиплексор, декодер канала, пос55 ледовательно соединенные синхрогенератор и формирователь последовательностей тактовых импульсов, а также блок цикловой синхронизации, причем вход кодера канала и выход декодера

71327296 8

канала вл ютс входом и информацион- входом блока цикловой синхронизации, ным выходом сверточного кодека, от- и к объединенным вторым тактовым вхо- личающийс тем, что, с дам деперемежител и формировател целью повышени помехоустойчивости, проверочной и синдромной последова- на передающей стороне введены после- 5 тельностей, второй и третий тактовые довательно соединенные формирователь входы декодера канала подключена со- проверочной последовательности, до- ответственно к третьему и четвертому полнительный мультиплексор и элемент выходам формировател последователь- ИЛИ, а также первый и второй формиро- ностей тактовых импульсов, п тый и ватели управл ющих сигналов, при этом шестой выходы которого подсоединены первые тактовые входы кодера канала, соответственно к первым и вторым вхо- перемежител и формировател прове- дам второго и первого формирователей рочной последовательности подключены управл ющих сигналов, выходы которых к первому выходу формировател после- подсоединены к соответствующим уп- довательностей тактовых импульсов, равл ющим входам соответственно муль- второй и третий выходы которого под- типлексора и дополнительного муль- соединены соответственно к объединен- типлексора, дополнительный выход пер- ным вторым тактовым входам кодера ка- во го формировател управл ющих сигна- нала и перемежител и объединенным лов и выход формировател сигнала тактовым входам первого и второго Интервал анализа подсоединены соот- мирователей управл ющих сигналов, ветственно к второму входу элемента четвертьй и п тьй выходы формирова- совпадени и установочному входу счет- тел последовательностей тактовых им- чика импульсов, информационный вход, пульсов подсоединены соответственно первый и второй выходы блока цикло- к объединенным блокировочным входам вой синхронизации подключены соответ- кодера, перемежител и формировател ственно к дополнительному выходу и проверочной последовательности и объе- цикловому входу декодера канала и диненным блокировочным входам перво- цикловому входу преобразовател пос- го и второго формирователей управл - ледовательного кода в параллельный ющих сигналов, выходы которых подсое- код, тактовый вход которого подключен динены соответственно к управл ющим к дополнительному выходу синхрогенера- входам мультиплексора и дополнитель- тора, причем блок дешифраторов состо- ного мультиплексора, выходы перемежи- ит из первого и второго дешифраторов, тел , подсоединены к соответствующим выходы которых подсоединены к соот- информационным входам формировател 35 ветствующим входам третьего дешиф- проверочной последовательности, а вы- ратора, попарно объединенные входы ход мультиплексора подсоединен к вто- первого и второго дешифраторов и вы- рому входу элемента ИЛИ, на приемной ходы третьего дешифратора вл ютс стороне введены последовательно соеди- соответственно входами и выходами бло- ненкые формирователь проверочной и ка дешифраторов, а выход элемента синдромной последовательностей, до- ИЛИ передающей стороны и вход преоб- полнительный мультиплексор, элемент разовател последовательного кода в совпадени , счетчик импульсов и блок параллельный код приемной стороны в- дешифраторов, последовательно соеди- л ютс соответственно канальными вы- ненные первый формирователь управл ю- ходом и входом сверточного кодека, щих сигналов и формирователь сигнала первый и четвертый выходы формирова- Интервал анализа, а также второй тел последовательностей тактовых нм- формирователь управл ющих сигналов, -пульсов передающей стороны и первый и при этом первый и второй выходы форми- четвертый выходы формировател после- ровател последовательностей тактовых ° довательностей тактовых импульсов и импульсов подсоединены соответственно выходы блока дешифраторов приемной к первым тактовым входам деперемежи- стороны вл ютс соответственно так- тел , формировател проверочной и син- товыми и управл ющими передающими вы- дромной последовательностей и декоде- ходами и тактовыми и управл ющими ра канала, объединенным с тактовым 55 приемными выходами сверточного кодека.

Фи,1