SU1322421A1

SU1322421A1 - Нерекурсивный цифровой фильтр

Info

Publication number: SU1322421A1
Application number: SU833644860A
Authority: SU
Inventors: Виталий Петрович Боюн; Александр Владимирович Матвиенко
Original assignee: Институт кибернетики им.В.М.Глушкова
Priority date: 1983-08-12
Filing date: 1983-08-12
Publication date: 1987-07-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в автоматизированных системах Т управлени и измерени дл построени устройств цифровой фильтрации. Целью изобретени вл етс уменьшение задержки между соответственными входными и выходными отсчетами фильтруемого сигнала. Нерекурсивный цифровой фильтр содержит первый и второй регистры 1, 7, умножитель 2, запоминающее устройство 3, коммутатор 5, сдвигающий регистр 6, сумматор 4 и блок 8 управлени . Цикл работы устройства состоит из п тактов. В каждом такте выполн ютс одно умножение и одно сложение. Значение выходной переменной вычисл етс в конце первого такта. 2 ил. / со to ю кэ D 5 / /ч7Г

Description

1 1

Изобретение относитс к цифровой обработке сигналов и может быть использовано дл фильтрации электрических сигналов в св зи, системах авторегулировани , измерительных приборах ,

Цель изобретени - уменьшение задержки между соответственными входными и выходными отсчетами фильтруемого сигнала.

На фиг. 1 и 2 представлены функциональные схемы нерекурсивного цифрового фильтра и его блока управлени соответственно.

Нерекурсивный цифровой фильтр содержит первый регистр 1, умножитель 2, запомииакщее устройство 3, сумматор 4,,коммутатор 5, сдвигающий регистр 6 из М разр дных чеек, второй регистр 7, блок 8 управлени с трем входамиJ вход 9 и вькод 10.

Блок 8 управлени содержит регист 11, элемент ИЛИ 12, счетчик 13, дешифратор 14 J D-триггер 15,, элементы И 16 и 17, входы и выходы.

Устройство работает следующим образом .

Предварительно в запоминающее устройство 3 занос тс константы Яд, а , ..., а. фильтра соответственно по адресам М-1, М-2,..., 1,0. При этом в рабочем режиме устройство работает в соответствии с уравнением нерекурсивного фильтра

М-1

УП И а;Х„., , i-o

X

п

- коды чисел текущих отсчетов входного и выходного сигналов устройства соответственно

-константы фильтра;

-пор док фильтра.

На второй вход блока 8 управлени подаетс число М-1, равное уменьшенному на единицу пор дку . Затем на первьш вход блока управлени подаетс сигнал Логическа 1, соответствующий режину начальной уставов-50 го регистра 6 в нуль, и устройство.

ки„ Лри этом в регистр 11 записываетс число М-1, элемент 12 переводит счетчик 13 в режим паргшлельного занесени информации и по очередному так овому сигналу с третьего входа блока управлени в него заноситс число М-1 с выхода регистра 11. D- 1; риггер 15 устанавливаетс в единицу, а с первого и четвертого выходов блокак уже указано ранее, переводитс в рабочий режим сн тием сигнала начальной установки с первого входа блока 8 управлени . В первом такте 55 рабочего цикла число из регистра 1 умножаетс в умножителе 2 на констан ту q фильтра, суммируетс с выходным числом сдвигающе го регистра 6 и записываетс в регистр 7. Далее осу

5

0

5

0

5

0

5

ка управлени выдаютс единичны сигналы . В первом такте (т.е. после первого тактового импульса) тактовых интервалов , формируемых тактовыми импульсами , которые подают на третий вход блока управлени , сигнал начальной установки с первого входа блока управлени снимают., перевод этим устройство в рабочий режим. При этом элемент ИЛИ 12 переводит счетчик 13 в режим счета, а на шестом выходе блока управлени через элемент И 17 вьщаетс управл ющий сигнал. Дешифратор 14 осуществл ет анализ содержимого счетчика 13 и выдает единич- ньй сигнал, когда в счетчике по витс нуль о Поэтому в первом такте D- триггер 15 устанавливаетс в состо ние О тактовым сигналом, действу- кщим по третьему входу блока управлени . В следующих М-1 тактах рабочего цикла содержимое счетчика уменьшаетс от М-1 до нул . Одновременно на п тьй выход блока управлени поступают тактовые импульсы. В последнем М-м такте рабочего цикла, когда содержимое счетчика 13 равно нулю, дешифратор 1А вырабатывает управл ющий сигнал и через элемент ИЛИ 12 переводит счетчик 13 в режим параллельного занесени информации. При этом число М-1 с выхода регистра 11 заноситс в счетчик 13 очередным тактовым импульсом. Одновременно триггер 15 устанавлр1ваетс в единичное состо ние, на первый выход блока управлени выдаетс управл к ций сигнал , а на третьем выходе блока управлени устанавливаетс сигнал, равный единице. Да,пее рабочий цикл повтор етс в рабочем режиме (т.е. на пер-, вом входе блока 8 управлени действует сигнал Логический О, соответствующий рабочему режиму).

По управл ющим сигналам с блока 8 управлени в режиме начальной установки цифровой код текущего отсчета входного сигнала записываетс в регистр 15 происход: т сброс сдвиган це-

как уже указано ранее, переводитс в рабочий режим сн тием сигнала начальной установки с первого входа блока 8 управлени . В первом такте рабочего цикла число из регистра 1 умножаетс в умножителе 2 на константу q фильтра, суммируетс с выходным числом сдвигающе го регистра 6 и записываетс в регистр 7. Далее осуществл етс М-1 сдвигов по кольцу содержимого сдвигающего регистра 6 через сумматор 4 и первый вход коммутатора 5. Синхронно со сдвигами на второй вход умножител 2 подают кон- станты а , а, ,.., а из запоми- накицего устройства 3. На выходе умножител 2 формируютс произведени числа -из регистра 1 на константы фильтра.. Полученные произведени сум мируют с соответствующими числами с выхода сдвигакхцего регистра 6 и занос тс в него с выхода сумматора 4 через коммутатор 5. В последнем М-м такте рабочего цикла в сдвигающий регистр 6 по второму входу коммутатора 5 записьшаетс произведение M-f п регистр 1 осуществл етс запись нового значени текущего отсчета входного сигнала. Далее рабочий цикл устройства повтор етс .

Claims

Формула изобретени I

Нерекурсивный цифровой фильтр, содержащий первьй регистр, вход которого вл етс входом устройства, сдвигающий регистр из М N-разр дных чеек, умножитель, второй вход которого соединен с выходом запоминан це- го устройства, а выход через сумма

О 5

0

5

0

тор и второй регистр соединен с выходом устройства, коммутатор, выход которого соединен с входом сдвигающего регистра из М N-разр дных чеек и блок управлени , отличающий с тем, что, с целью уменьшени задержки между соответственными входными и выходными отсчетами фильтруемого сигнала, выход первого регистра соединен с первьм входом умножител , выход сдвигакщего регистра из М N-разр дных чеек соединен с вторым входом сумматора, выход которого соединен с первым входом коммутатора , второй вход которого соединен с выходом умножител , первый, второй и третий входы блока управлени соединены соответственно с входами начальной установки, установки пор дка М нерекурсивного цифрового фильтра и тактовых импульсов, выходы блока управлени с первого по щестой соответственно соединены с входом разрешени записи первого регистра, адресным входом запоминающего устройства , входом управлени коммутатора,, входами установки на нуль и разреше-. ни записи сдвигающего регистра из М Н разр дных чеек и входом разрешени записи второго регистра.

//

13

-

/

фиг. 2

Составитель А.Баранов Редактор Н.Лазаренко Техред И.Попович Корректор И.Муска

Заказ 2875/52 Тираж 901Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4