SU1322205A1

SU1322205A1 - Device for automatic checking of phase alternation correctness and absence of phase loss in polyphase a.c.networks

Info

Publication number: SU1322205A1
Application number: SU864040975A
Authority: SU
Inventors: Дмитрий Леонидович Орлов; Ярослав Антонович Мачинский
Original assignee: Предприятие П/Я В-8751
Priority date: 1986-03-24
Filing date: 1986-03-24
Publication date: 1987-07-07

Abstract

Изобретение может быть использовано в любой отрасли промышленности в системах питани , управлени и защиты механизмов и устройств, критичных к неправильному чередованию или пропаданию фаз многофазной сети. ИзобА ретение позвол ет повысить быстродействие путем обеспечени работы устройства на любой рабочей частоте с временем реагировани , составл ющим одну треть периода, а также повысить надежность устройства путем исключени сигнала ложной исправности в некоторых режимах работы. Устройство содержит формирователи-ограничители 1-3, элементы И 4,5,6,10,13,16,20,21 и 22, трехвходовый элемент ИЛИ-НЕ 7, элементы ИЛИ 8, 11, 14 и 23, инверторы 9, 12 и 15, RS-триггеры 17, 18 и 19, исполнительный элемент 24. Устройство может работать в сет х многофазного переменного тока любой частоты без перестройки и замены схемных элементов. Воздействие импульсных помех не нарушает работы устройства. 4 ил. С/; оThe invention can be used in any industry in the power supply systems, control and protection of mechanisms and devices that are critical to the incorrect alternation or loss of the phases of a multiphase network. The invention allows to increase the speed by ensuring the device operates at any operating frequency with a response time of one third of the period, as well as to increase the reliability of the device by eliminating the signal of false health in some modes of operation. The device contains the formers limiters 1-3, the elements AND 4,5,6,10,13,16,20,21 and 22, the three-input element OR-NOT 7, the elements OR 8, 11, 14 and 23, the inverters 9, 12 and 15, RS-triggers 17, 18 and 19, the executive element 24. The device can operate in multi-phase AC networks of any frequency without rebuilding and replacing circuit elements. The impact of impulse noise does not disrupt the operation of the device. 4 il. WITH/; about

Description

Изобретение относитс к контролю многофазных сетей переменного тока и может быть использовано в любой отрасли промьшшенности в системах питани , управлени и защиты механизмов и устройств, критичных к неправильному чередованию или пропаданию фаз многофазной сети.The invention relates to the control of multiphase AC networks and can be used in any industry in the power supply systems, control and protection of mechanisms and devices that are critical to incorrect alternation or loss of the phases of a multiphase network.

Цель изобретени - повышение быстродействи путем обеспечени рабо- ты устройства на любой рабочей частоте с временем реагировани 1/3 периода и повышение надежности путем исключени ложной исправности в некоторых режимах работы.The purpose of the invention is to increase the speed by providing the device with operation at any operating frequency with a response time of 1/3 of the period and increasing reliability by eliminating spurious operability in some operating modes.

На фиг.1 представлена принципиальна схема устройства, на фиг.2 - работа устройства в полнофазном режиме при правильном чередовании фаз; на Фнг.З,- то же, в неполнофазном режиме при правильном чередовании фаз (пропадание фазы С); на фиг.А - то же, в полнофазном режиме при нарушении чередовани фаз.Fig. 1 is a schematic diagram of the device; Fig. 2 illustrates operation of the device in full-phase mode with proper phase rotation; on Fng.Z, - the same, in an incomplete phase mode with proper phase rotation (phase C loss); in FIG. A - the same, in the full-phase mode, with the violation of phase alternation.

Устройство состоит из формировате- лей-ограничителей 1-3, первых трех элементов И 4-6, трехвходового элемента ИЛИ-НЕ 7, первого двухвходово- го элемента ИЛИ 8, первого инвертора 9, первого дополнительного элемента И 10, второго двухвходового элемента ИЛИ 11, второго инвертора 12, второго дополнительного элемента И 13, третьего двухвходового элемента ИЛИ 14, третьего инвертора 15, третьего до- полнительного элемента И 16, первого 17, второго 18 и третьего 19 RS-триг геров, четвертого 20, п того 21 и шестого 22 элементов И, трехвходовог элемента ИЛИ 23 и исполнительного элемента 24.The device consists of forcing-stops 1-3, the first three elements AND 4-6, the three-input element OR-NOT 7, the first two-input element OR 8, the first inverter 9, the first additional element AND 10, the second two-input element OR 11 the second inverter 12, the second additional element AND 13, the third two-input element OR 14, the third inverter 15, the third additional element AND 16, the first 17, the second 18 and the third 19 RS-triggers, the fourth 20, the second 21 and the sixth 22 AND elements, three-input element OR 23 and the performer Ny element 24.

Входы формирователей-ограничителей 1-3 подключены соответственно к фазам А, В, С трехфазной сети. Выход формировател 1 соединен с первым входом элемента И 4 и вторыми входами элементов И 6 и ИЛИ-НЕ 7, выход формировател 2 соединен с вторым входом элемента И 4, первым входом эле- мента И 5 и третьим входом элемента ШШ-НЕ 7, выход формировател 3 соединен с вторым входом элемента И 5 и первыми входами элементов И 6 или ИЛИ-НЕ 7, выход элемента ШШ-НЕ 7 соединен с вторыми входами элементов ИЛИ 8, 11 и 14, выход элемента И 4 соединен с первым входом элемента ИЛИ 8 и вторым входом элемента И 16,The inputs of the driver limiters 1-3 are connected respectively to the phases a, b, C of the three-phase network. The output of the imaging unit 1 is connected to the first input of the AND 4 element and the second inputs of the AND 6 and OR-HE 7 elements, the output of the imaging unit 2 is connected to the second input of the AND 4 element, the first input of the I 5 element and the third input of the NIII-SH 7 element, the output shaper 3 is connected to the second input of the element AND 5 and the first inputs of the elements AND 6 or OR-NOT 7, the output of the element ШШ-НЕ 7 is connected to the second inputs of the elements OR 8, 11 and 14, the output of the element AND 4 is connected to the first input of the element OR 8 and the second input element is AND 16,

выход элемента И 5 соединен с вторым входом элемента И 10 и первым входом элемента ИЛИ 11, выход элемента И 6 соединен с вторым входом элемента И 13 и первым входом элемента ИЛИ 14, выход элемента ИЛИ 8 соединен с входом инвертора 9 и входом S триггера 17, выход элемента ИЛИ 11 соединен с входом инвертора 12 и входом Sтриггера 18, выход элемента ИЛИ 14 соединен с входом инвертора 15 и входом S триггера 19, выход инвертора 9 соединен с первым входом элемента И 10 выход инвертора 12 соединен с первым входом элемента И 13, выход инвертора 15 соединен с первым входом элемента И 10, выход элемента И 10 соединен с входом R триггера 17, выход элемента И 13 соединен с входом R триггера 18, выход элемента И 16 со- единен с входом R триггера 19, выход Q триггера 17 соединен с первыми входами элементов И 20 и 22, выход Q триггера 18 соединен с вторым входом элемента И 20 и первым входом элемента И 21, выход триггера 19 соединен с вторыми входами элементов И 21 и 22, выходы элементов И 20-22 соединены соответственно с первым, вторым и третьим входами элемента ИЛИ 23, выход которого соединен с испол нительным элементом 24.the output of the element And 5 is connected to the second input of the element And 10 and the first input of the element OR 11, the output of the element And 6 is connected to the second input of the element AND 13 and the first input of the element OR 14, the output of the element OR 8 is connected to the input of the inverter 9 and the input S of the trigger 17 , the output of the OR element 11 is connected to the input of the inverter 12 and the input of the Trigger 18, the output of the element OR 14 is connected to the input of the inverter 15 and the input S of the trigger 19, the output of the inverter 9 is connected to the first input of the element And 10 the output of the inverter 12 is connected to the first input of the element And 13 , the output of the inverter 15 is connected to the first input And 10, the output of the element And 10 is connected to the input R of the trigger 17, the output of the element And 13 is connected to the input R of the trigger 18, the output of the element And 16 is connected to the input R of the trigger 19, the output Q of the trigger 17 is connected to the first inputs of the elements 20 and 22, the output Q of the trigger 18 is connected to the second input element And 20 and the first input element And 21, the output of the trigger 19 is connected to the second inputs of the elements And 21 and 22, the outputs of the elements And 20-22 are connected respectively to the first, second and third inputs of the element OR 23, the output of which is connected to the executive element 24.

Работа устройства основана на том принципе, что в определенные моменты времени (1/6 периода) положительные полуволны напр жени двух фаз совпадают во времени. Эти совпадени происход т в последовательности, определ емой чередованием фаз.The operation of the device is based on the principle that at certain points in time (1/6 period) the positive half-waves of the voltage of the two phases coincide in time. These matches occur in a sequence determined by phase rotation.

Так при правильном чередовании фаз и в момент совпадени во времени полуволн фаз А и В на выходе элемента И 4 по вл етс импульс, который устанавливает RS-триггер 17 в нулевое состо ние и одновременно устанавливает RS-триггер 19 в единичное состо ние . При совпадении фаз В и С по вл ющийс на выходе элемента И 5 импуль устанавливает триггер 18 в нулевое состо ние и одновременно устанавливает триггер 17 в единичное.So, with proper phase rotation and at the time of the half-wave phases A and B coinciding in time, at the output of element 4, a pulse appears that sets the RS flip-flop 17 to the zero state and simultaneously sets the RS flip-flop 19 to the one state. When the phases B and C coincide, the pulse appearing at the output of element 5 sets the trigger 18 to the zero state and at the same time sets the trigger 17 to unity.

При совпадении фаз С и А триггер 19 устанавливаетс в нулевое состо ние , а триггер 18 - в единичное. В любой момент времени на выходе одного из элементов И 20-22 об зательно присутствует сигнал, равный по длительности 1/3 периода сети, так как сWhen the phases C and A coincide, trigger 19 is set to the zero state, and trigger 18 is set to one. At any point in time at the output of one of the elements And 20-22, a signal equal to 1/3 of the network period is necessarily present, since

этим перекрытием вырабатываютс сигналы на выходах триггеров 17-19. Последовательное чередование импульсов на выходах элементов И 20-22 совпадени обеспечивает посто нный единичный входового элемента ИЛИ, выход которо- сигнал на выходе элемента ИЛИ 23. Исполнительный элемент 24 включен посто нно (фиг. 2).this overlap produces signals at the outputs of the triggers 17-19. Sequential alternation of pulses at the outputs of the elements AND 20-22 coincidence provides a constant single input element OR, the output of which is the signal at the output of the element OR 23. The executive element 24 is switched on permanently (Fig. 2).

При пропадании хот бы одной из фаз элемент ИЛИ-НЕ 7 выдает единич- tO ный сигнал, который одновременно устанавливает триггеры 17-19 в нулевое состо ние. В дальнейшем на выходах элементов И 20-22 сигнал отсутствует до тех пор, пока в сети не восстано- f5 ми с выходами трех формирователей со- витс полнофазный режим. Все это вре- ответственно, и выходом с вторыми м сигнал на включение исполнительного элемента 24 отсутствует (фиг. 3). При неправильном чередовании фазWhen at least one of the phases disappears, the OR-NOT 7 element generates a single signal, which simultaneously sets the triggers 17–19 to the zero state. Subsequently, at the outputs of elements AND 20-22, there is no signal until the network restores full-phase mode to the outputs of the three drivers. All this is, of course, and the output with the second meters does not give a signal for switching on the actuating element 24 (Fig. 3). With the wrong phase rotation

импульсы на выходах логических эле- 20 входом первого двухвходового элемен- ментов И 4-6 по вл ютс в иной после- та ИЛИ и вторым входом третьего до- довательности, а следовательно, установка триггеров 17-19 в нулевое и единичное состо ни происходит по другому закону, чем при правильном чере-25 та ИЛИ и вторым входом дополнительно- довании. Совпадени импульсов во вре- го элемента И, выход третьего элемен- мени на выходах триггеров 17-19 не Т1РОИСХОДИТ, так как длительность каждого импу льса менее 1/3 периода сети. Объединенный элементом ИЛИ 23 сигнал 30 го элемента И, выход первого двухвхо- (Не выдает разрешение на включение испол- дового элемента ИЛИ соединен с входом нительного элемента 24 (фиг.4). S первого RS-триггера и входом первоВоздействие импульсных помех ра- го инвертора, выход второго двухвхо- боту устройства не нарушает.дового элемента ИЛИ соединен с вхоУстройство работает в сет х много- 35 ДО S второго RS-триггера и входом фазного переменного тока любой часто- второго инвертора, выход третьего ты без перенастройки и замены элемен- двухвходового элемента ШШ соединенthe pulses at the outputs of the logic element 20 are the input of the first two-input elements AND 4-6 appear in a different OR sequence and the second input of the third signal, and, therefore, the installation of the trigger 17-19 in the zero and one states occurs a different law than with the correct 25-string OR or the second input of the additional. The coincidence of the pulses in the time of the AND element, the output of the third element at the outputs of the triggers 17-19 is not T1POISCODE, since the duration of each pulse is less than 1/3 of the network period. The signal of the 30th element AND united by the element OR 23, the output of the first two-input element (Does not issue permission to switch on the executive element OR is connected to the input of the supporting element 24 (Fig. 4). the inverter, the output of the second two-input device does not violate. The cell OR is connected to the input. The device operates in networks of many 35 to S second RS flip-flops and phase alternating current input of any frequency of the second inverter, the output of the third two-way lementa connected Hilti

с входом S третьего RS-триггера и входом третьего инвертора, выходы перобретени 40 вого, второго и третьего инверторовwith input S of the third RS flip-flop and input of the third inverter, outputs of the second acquisition of the second, second and third inverters

соединены соответственно с первыми входами первого, второго и третьего дополнительных элементов И, выходы которых соединены соответственно с 45 входами R первого, второго и третьего RS-триггеров, причем выход первого RS-триггера соединен с первым входам четвертого и шестого элементов И, выход второго RS-триггера соединен сconnected respectively with the first inputs of the first, second and third additional elements And the outputs of which are connected respectively to 45 inputs R of the first, second and third RS-flip-flops, and the output of the first RS-flip-flop is connected to the first inputs of the fourth and sixth elements And the output of the second RS -trigger connected to

и первым входом третьего элемента И, а также четвертый, п тый и шестой элементы И, выходы которых подключе ны соответственно к трем входам трех«and the first input of the third element And, as well as the fourth, fifth and sixth elements And, the outputs of which are connected respectively to the three inputs of the three "

го соединен с исполнительным элементом , отличающеес тем, что, с целью повышени надежности и быстродействи , в него введены логический элемент ИЛИ-НЕ с трем входами , три двухвходовых элемента ИЛИ, три инвертора, три дополнительных элемента И и три RS-триггера, причем элемент ИЛИ-НЕ соединен трем входавходами первого, второго и третьего двухвходовых элементов ШШ, вькод первого элемента И соединен с первымIt is connected to an actuating element, characterized in that, in order to increase reliability and speed, an OR-NOT logical element with three inputs, three two-input OR elements, three inverters, three additional AND elements and three RS flip-flops, and the element OR is NOT connected by three inputs of the first, second and third two-input elements SH, the code of the first element I is connected to the first

полнительного элемента И, выход второго элемента И соединен с первым входом второго двухвходового элемента И соединен с первым входом третьего двухвходового элемента ИЛИ и с вторым входом второго дополнительнотов .An additional element And, the output of the second element And is connected to the first input of the second two-input element And is connected to the first input of the third two-input element OR and to the second input of the second additional element.

Claims

Formula of

The device for automatic control of the correctness of alternation and the absence of phase failure of multiphase AC networks, contains three forcing-limiter, the output of the first generator connected to the first input of the first element And and the second input of the third element And,

the output of the second shaper is connected 50 by the second input of the fourth and the first to the second input of the first element AND and the input of the fifth elements And, and the output by the first input of the second element And the output of the third shaper is connected to the second input of the second element And

The third RS flip-flop is connected to the fifth inputs of the fifth and sixth elements I.

input element OR, the output of which

and the first input of the third element And, as well as the fourth, fifth and sixth elements And, the outputs of which are connected respectively to the three inputs of the three "

input element OR, the output of which

with the outputs of three shapers, respectively, and output with the second

It is connected to an actuating element, characterized in that, in order to increase reliability and speed, an OR-NOT logical element with three inputs, three two-input OR elements, three inverters, three additional AND elements and three RS flip-flops, and the element OR is NOT connected by three inputs to the outputs of the three drivers, respectively, and the output from the second

the inputs of the first, second and third two-input elements SH, the code of the first element And is connected to the first

the input of the first two-input element OR and the second input of the third particle OR and the second input of the additional element AND, the output of the third element AND, the output of the first two-input element OR is connected to the input S of the first RS flip-flop and the input of the additional element AND, the output of the second element AND is connected to the first input of the second two-input element of the first two-input element OR and the second input of the third part OR and the second input of the additional element AND, the output of the third element And, the output of the first two input element OR is connected to the input S of the first RS flip-flop and the input of the first AND is connected to the first input of the third two-input OR element and to the second input of the second additional fourth input and the first input of the fifth AND elements, and the output

the third RS flip-flop is connected to the second inputs of the fifth and sixth elements I.

6

;

L

well a

±

t

Phage. H

Editor M.Blanar

Compiled by N. Mikhalev Tehred L. Serdyukov a

Order 2860/42 Edition 730 Subscription

VNIIPI USSR State Committee

for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5

Production and printing company, Uzhgorod, Projecto st., 4

Proofreader L. Pilipeyko