SU1297118A1 - Устройство дл записи и контрол программируемой посто нной пам ти - Google Patents

Устройство дл записи и контрол программируемой посто нной пам ти Download PDF

Info

Publication number
SU1297118A1
SU1297118A1 SU853961092A SU3961092A SU1297118A1 SU 1297118 A1 SU1297118 A1 SU 1297118A1 SU 853961092 A SU853961092 A SU 853961092A SU 3961092 A SU3961092 A SU 3961092A SU 1297118 A1 SU1297118 A1 SU 1297118A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
register
inputs
control
address
Prior art date
Application number
SU853961092A
Other languages
English (en)
Inventor
Игорь Всеволодович Подымин
Юрий Иванович Соколов
Original Assignee
Рижское Производственное Объединение Вэф Им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Рижское Производственное Объединение Вэф Им.В.И.Ленина filed Critical Рижское Производственное Объединение Вэф Им.В.И.Ленина
Priority to SU853961092A priority Critical patent/SU1297118A1/ru
Application granted granted Critical
Publication of SU1297118A1 publication Critical patent/SU1297118A1/ru

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

Устройство относитс  к вычислительной технике и может найти применение при наладке и программировании блоков ППЗУ. Цель изобретени  - повышение надежности устройства. Изобретение позвол ет вы вл ть и локализовать неисправности в блоках ППЗУ, за счет чего совмещаютс  операции наладки и программировани  в одном устройстве. Устройство содержит формирователь I импульсов, регистр 2 команд, ключ 3, блок 4 управлени , регистр 5 данных , элемент И 6, регистр 7 адреса, дешифратор 8. Ил. 5. Обща  шина & (Л Ю со 00 Информациан- ные выходы

Description

Изобретение относитс  к запоминающим устройствам и может найти применение в вычислительной технике дл  наладки, записи и контрол  блоков программируемого посто нного запоминающего устройства (ППЗУ).
Целью изобретени   вл етс  повышение надежности устройства.
На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 - функциональ- на  схема программируемого блока посто нной пам ти; на фиг. 3-5 -: алгоритмы программировани , контрольного чтени  и диагностики блока ППЗУ.
Устройство содержит формирователь 1 импульсов, регистр 2 команд, ключ 3, блок
4управлени , регистр 5 данных, элемент 6 И., регистр 7 адреса, дешифратор 8, инверторы 9.
Блок 5 управлени  содержит элемент 10 И, Д-триггер И, элемент 12 И и эле- мент 13 И.
Программируемый блок посто нной пам ти содержит дешифратор 14 чтени , адресный регистр 15, элемент И 16, формирователь импульсов 17, программируемый блок 18 посто нной пам ти, матрицу 19 элементов посто нной пам ти.
Устройство работает следующим образом .
Возможны три режима работы устройства: запись, контрольное чтение и диаг- ностика.
Работа устройства в цикле записи происходит под управлением ЭВМ в соответствии с алгоритмом, показанным на фиг. 3.
ЭВМ производит несколько обращений к устройству {операций ввода или вывода), коды которых состо т из адресной и информационной частей. Если в адресной части в разр дах (5-15) указан адрес, присвоенный устройству (адрес Ауп), который Воспринимаетс  блоко.м 4 управлени , то разр ды (О-4) занос тс  в регистр 2 ко- манд, в соответствии с содержимым которого (командой) происходит активизаци  блоков устройства.
Первое обращение - вывод. В адресной части кода операции указана команда «Раз- решение записи в регистр 5 данных. В информационной части кода операции ЭВМ выдает на общую шину адрес  чейки посто нной пам ти. Блоком 5 управлени  формируетс  тактирующий сигнал, который с выхода элемента 6 И фиксируетс  в регистр
5данных.
Второе обращение - ввод/вывод. В адресной части кода операции указана команда «Запись в регистр 15 адреса пам ти, по которой полный адрес выбранной  чейки посто нной пам ти из регистра 5 данных переписываетс  в регистр 15 адреса программируемого блока 18 посто нной пам ти.
Одновременно старша  часть адреса фиксируетс  в регистре 7 адреса дл  выборки определенной линейки матрицы 19 элементов посто нной пам ти.
Третье обращение - вывод. В адресной части кода операции указана ко.манда «Разрешение записи в регистр 5 данных,а в информационной части - слово данных, которое необходимо записать в програм- мируе.мую  чейку посто нной пам ти. Указанное слово данных фиксируетс  в регистре 5 данных.
Четвертое обращение - ввод/вывод. В адресной части кода операции помещаетс  команда «Включение программирующего напр жени  и через ключ 3 на матрицу 19 элементов посто нной пам ти подаетс  напр жение программировани  Up + 25 В
Далее следует выдержка времени Tj.
П тое обращение - ввод/вывод. В адресной части кода операции указана команда «Запись в ППЗУ, котора  разрешает работу дешифратора 8. Логический сигнал записи с одного из его выходов через инвертор 9 поступает на один из входов записи матрицы 19 элементов посто нной пам ти. В адресной части кода операции поступает также команда «Включение програ.ммирую- щего напр жени , подтверждающа  разрешение работы ключа 3.
Цалее следует выдержка времени Тг,.
Шестое обращение - ввод/вывод. В адресной части кода операции указана команда «Включение программирующего напр жени . При этом обращении ЭВМ снимает сигнал записи с входов записи матрицы 19 элементов посто нной пам ти, а подача программирующего напр жени  продолжаетс .
ЭВМ формирует выдержку времени Т,.
Седьмое обращение - ввод/вывод. В адресной части коДа операции указана холоста  команда, котора  снимает разрешение работы программирующего ключа 3 и переводит регистр 2 команд в исходное состо ние .
На этом цикл программировани  одной  чейки посто нной пам ти заканчиваетс . Дл  программировани  нескольких  чеек или всего объема матрицы 19 элементов посто нной пам ти описанный цикл записи должен быть повторен необходимое число раз. При этом формирование адресов и данных программируемых  чеек посто нной пам ти выполн ет ЭВМ. Дл  програм.мирова- ни  БИС ППЗУ К573РФ2 выдержки времени составл ют Ъ Тз 10 мкс, Тд 50 мс, и также формируетс  програм.мным способом в ЭВ. Л,
Работа устройства в цикле контрольного чтени  происходит под управлением ЭВМ в соответствии с алгоритмом, показанным на фиг. 4.
ЭВМ производит несколько обращений к устройству подобно указанному в цикле записи.
Первое обращение - вывод. В адресной части кода операции указана команда раз- рещение записи в регистр 5 данных. В информационной части кода операции ЭВМ выдает на общую щину адрес провер емой  чейки посто нной пам ти. Сформированный блоком 4 управлени  тактирующий сиг- нал фиксируемс  в регистре 5 данных.
Второе обращение - ввод/вывод. В адресной части кода операции указана команда «Запись в регистр адреса пам ти, по которой полный адрес выбранной  чейки посто нной пам ти из регистра 5 данных переписываетс  в регистр 15 адреса программируемого блока посто нной пам ти, старща  часть адреса поступает далее на входы дещифратора 14 чтени  программируемого блока 18 посто нной пам ти дл  выборки определенной линейки матрицы 19 элементов посто нной пам ти.
Третье обращение - ввод. В адресной части кода операции указана команда «Раз- рещение контрольного чтени , по которой выходы регистра 5 данных перевод тс  в состо ние с высоким выходным сопротивлением .. Одновременно разрещаетс  работа дещифратора 14 чтени  программируемого блока 18 посто нной пам ти, а формирователь 17 импульсов в программируемом блоке 18 посто нной пам ти переключаетс  на выдачу данных. Считанные с информационных входов -выходов матрицы 19 элементов посто нной пам ти данные через формирователь 17 импульсов программируемого блока 18 посто нной пам ти поступают на вторую группу информационных входов- выходов формировател  1 импульсов устройства . При поступлении от ЭВМ сигнала чтени  эти сигналы с первой группы информационных входов-выходов формировател  1 импульсов передаютс  далее на об- щую щину.
Четвертое обращение - ввод/вывод. В адресной части кода операции указана холоста  команда, котора  переводит регистр 2 команд в исходное состо ние.
На этом цикл контрол  одной  чейки посто нной пам ти заканчиваетс . Дл  контрольного чтени  нескольких  чеек или всего объема матрицы 19 элементов посто нной пам ти описанный цикл должен быть повторен необходимое число раз. При этом формирование адресов  чеек посто нной пам ти и анализ считанной информации выполн ет ЭВМ.
Работа устройства в цикле диагностики происходит под управлением ЭВМ в -соответствии с алгоритмом, указанным на фиг. 5.
Первое обращение - вывод. В адресной части кода операции указана команда «Разрещение записи в регистр 5 данных. Содержаща с  в информационной части кода операции тестова  маска заноситс  в регистр 5 данных.
Второе обращение - ввод. В адресной части кода операции указана холоста  команда , котора  переводит регистр 2 команд в исходное состо ние. Так как выходы регистра 5 данных не заблокированы, то по приходу команды чтени  записанна  в регистр 5 данных тестова  маска через формирователь 1 импульсов поступает на общую щину. Замыкание вторых входов-выходов формировател  17 импульсов программируемого блока посто нной пам ти между собой либо с щинами питани  искажают считанную ЭВМ тестовую маску, указыва  таким образом на неисправность блока . Измен   тестовые маски по некоторому закону, например, «бегущий нуль или «бегуща  единица, легко локализовать и.ме- ющуюс  неисправность. Неисправности типа обрыва. вы вл ютс  с помощью операции контрольного чтени  матрицы 19 элементов посто нной пам ти до начала программировани .
Описанные циклы записи и контрольного чтени  .могут по желанию программиста чередоватьс , т. е. переход к программированию следующей  чейки посто нной пам ти может состо тьс  лишь в том случае , если программирование предыдущей  чейки прощло успещно.
Формирователь 1 и.мпульсов может быть реализован на основе микросхемы 589АП16, регистр 2 команд - на микросхемах 155ТМ8 и 155ТМ2, регистр 5 данных - на микросхемах 589ИР12, регистр 7 адреса - на микросхемах 155ИР1, дещифратор 9 - на микросхемах 155ИД4.
Устройство дл  записи и контрол  разработано дл  работы микросхем с К573РФ2 и блоков ППЗУ на их основе. Кроме того, устройство может быть использовано дл  программировани  микросхем К573РФ21, К573РФ22, К573РФ5, а с некоторой модификацией оборудовани  и программного обеспечени  - микросхем К573РФ1, К573РФ4.

Claims (1)

  1. Формула изобретени 
    Устройство дл  записи и контрол  программируемой посто нной пам ти, содержащее регистр команд, блок управлени , ключ и формирователь импульсов, одни информационные входы-выходы которого и группа информационных входов блока управлени   вл ютс  информационными входами-выходами устройства, а выходы формировател  импульсов соединены с инфор
    мационными входами регистра команд, первый выход которого соединен с первым управл ющим входом ключа, второй и третий управл ющие входы которого подключены к соответствующим шинам питани , а выход  вл етс  первы и управл ющим выходом устройства, первый, второй и третий информационные входы блока управлени   вл ютс  первым, вторым и третьим информационными входами устройства, а первый и второй выходы блока управлени  соединены соответственно с управл ющим входом регистра команд и первым управл ющим входом формировател  импульсов, второй управл ющий вход которого подключен к шине нулевого потенциала, отличаю- щеес  тем, что, с целью повышени  надежности устройства, в него введены регистр данных, элемент И, регистр адреса, дешифратор и инверторы, выходы которых  вл ютс  группой управл ющих выходов устройства , а входы соединены -с выходами де
    шифратора, информационные входы которого соединены с выходами регистра адреса, информационные входы которого соединены с соответствующими выходами регистра данных и другими информационными входами-выходами формировател  импульсов и  вл ютс  группой информационных выходов устройства, второй и третий выходы регистра команд соединены соответственно с управл ющим входом регистра адреса и первым управл ющим входом регистра Данных и  вл ютс  вторым и третьим управл ющими выходами устройства, а четвертый выход - с первым и вторым управл ющими входами дешифратора, п тый выход - с первым входом элемента И, второй вход которого соединен с третьим выходом блока управлени , а выход - с вторым управл ющим входом регистра данных, третий и четвертый управл ющие входы которого подключены к шине нулевого потенциала .
    фи2 .2
    Г Начало J
    Ai/n,„Разрешение записи В регистр - .
    Адрес пс7м /77и
    Ауп„ Запись регистр адреса
    Аул, „разрешение записи в рег исл7р - f(OMAfi//7.
    Сло8о запись)
    Аул „Вмю1/ен1/е Ур
    Вь/держ/ а Времена/ TI
    Ai/n, „ дапись бЛЛЗУ ,ё/ лю /ен1/е jo
    Выдержка TZ
    Ауп, „ 5ff H}i ejHue Ур
    6b/dep) бремени Тз
    Ауп See
    (конец
    фиг.З
    с
    HauajJo
    Ауп,„разрешение записи В регистр -/ омму/77(
    Адрес Я( пам ти
    Ауп, „Запись ё/}ezLfc/77/} адреса
    At//7, „ разрешение
    доннь/е тение
    С
    KoHei
    фиг. 4
    Редактор Н. Горват Заказ 595/55
    Составитель В. Лапшинскнй
    Техред И. ВересКорректор М. Са мборска 
    Тираж 590Подписное
    ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
    113035, Москва, Ж-35, Раушска  наб., д. 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
    Но(оло
    Ауп, „ разрешение записи 6 peef/c/77/} -/fo/ Mi/fnamffp
    естоба  золись
    Ауп,,ёсе Hf/Mu
    Тестова  (чтение
    Фиг. 5
SU853961092A 1985-10-04 1985-10-04 Устройство дл записи и контрол программируемой посто нной пам ти SU1297118A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853961092A SU1297118A1 (ru) 1985-10-04 1985-10-04 Устройство дл записи и контрол программируемой посто нной пам ти

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853961092A SU1297118A1 (ru) 1985-10-04 1985-10-04 Устройство дл записи и контрол программируемой посто нной пам ти

Publications (1)

Publication Number Publication Date
SU1297118A1 true SU1297118A1 (ru) 1987-03-15

Family

ID=21199982

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853961092A SU1297118A1 (ru) 1985-10-04 1985-10-04 Устройство дл записи и контрол программируемой посто нной пам ти

Country Status (1)

Country Link
SU (1) SU1297118A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US № 4093998, кл. G 06 F 9/00, опублик. 1978. Устройство программирующее 15УП- 1.ТФ3.099.044, Паспорт Блок 15УПП ЗК х 16 - 3 ТФ3.065.015.ПС.1982. *

Similar Documents

Publication Publication Date Title
JP2597153B2 (ja) 書込み保護装置
KR920001100B1 (ko) 논리연산장치
EP0488281B1 (en) Test mode setting arrangement for use in microcomputer
SU1297118A1 (ru) Устройство дл записи и контрол программируемой посто нной пам ти
SU1247877A1 (ru) Устройство дл отладки микроЭВМ
SU1376121A2 (ru) Устройство дл записи и контрол программируемой посто нной пам ти
SU1259335A1 (ru) Запоминающее устройство с защитой информации от разрушени
SU1241225A1 (ru) Устройство дл определени параметров импульсных сигналов
SU1691842A1 (ru) Устройство тестового контрол
SU1647655A1 (ru) Оперативное запоминающее устройство с самоконтролем
SU1215137A1 (ru) Запоминающее устройство с коррекцией информации
SU943726A1 (ru) Устройство дл управлени пам тью
SU1681304A1 (ru) Устройство дл автоматического поиска дефектов в логических блоках
RU2047920C1 (ru) Устройство для программирования микросхем постоянной памяти
SU1442990A1 (ru) Устройство дл адресации пам ти
SU1456996A1 (ru) Устройство дл контрол блоков пам ти
SU1166107A1 (ru) Устройство управлени
RU2047918C1 (ru) Устройство для программирования микросхем постоянной памяти
SU1180904A1 (ru) Устройство дл контрол логических блоков
SU1304026A1 (ru) Устройство прерывани
SU1179348A1 (ru) Устройство дл автоматического контрол блоков
SU1608675A1 (ru) Устройство дл контрол выполнени программ ЭВМ
SU1619340A1 (ru) Микропрограммное устройство управлени программатора
SU1564689A1 (ru) Устройство дл программировани микросхем посто нной пам ти
SU1587512A1 (ru) Устройство дл контрол счетчиков