SU1287264A1

SU1287264A1 - Устройство дл обнаружени потери импульсов

Info

Publication number: SU1287264A1
Application number: SU853902600A
Authority: SU
Inventors: Виктор Сергеевич Корольков
Priority date: 1985-06-03
Filing date: 1985-06-03
Publication date: 1987-01-30

Abstract

Изобретение относитс к импульсной технике. Цель - упрощение конструкции . Она достигаетс тем, что в устройство дл обнаружени потери импульсов, содержащее триггер 1, формирователи импульсов 5, 6, элемент И 8, выходную и входную шины 9, 10, введены интегрирующие элементы (ИЭ) 2, 3, компаратор А, элемент ИЛИ 7, элементы И 11, 12 и инвертор 13, при этом ИЭ 2, 3 содержит резисторы 14, 15, ключи 16-19 с управл ющими входами, конденсаторы 20, 21. Изобретение может быть использовано дл контрол импульсных последовательностей . 2 ил. с &amp;

Description

(Л

CPUS. 7

Изобретение относитс к импульсной технике и может быть использовано дл контрол импульсных последовательностей .

Цель изобретени - упрощение конструкции .

На фиг,1 приведена функциональна схема устройства дл обнаружени потери импульсов; на фиг.2 - временные диаграммы, по сн ющие работу устройства .

Устройство дл обнаружени потери импульсов содержит триггер 1, два интегрирующих элемента 2, 3, выходы которых соединены с входами компара- тора 4, выход которого соединен с входами формирователей импульсов 5, 6, выходы которых соединены с входами элемента ИЛИ 7, выход которого соединен с первым входом третьего элемента И 8, выход которого соединен с выходной шиной 9 устройства, входна шина 10 устройства соединена со счетным входом триггера 1 и входами элементов И 11, 12 и инвертора 13, вькод которого соединен с вторым входом элемента И 8, выходы триггера 1 соединены с первыми управл ющими входами интегрирующих элементов и с вторыми входами перво:го и второго элементов И 11, 12, выходы которых соединены с вторыми уп- равл юпщми входами интегрирующих элементов 2, 3. Интегрирующие элементы

2, 3 содержат: резисторы 14, 15, клю- 35 са в контролируемой последовательно- чи 16-19 с управл ющими входами, кон- сти (фиг.2к), т.к. при наличии им- денсаторы 20, 21.пульса в контролируемой последовательности элемент И 8 оказываетс закрытым сигналом с второго входа.

Устройство работает следующим образом .

Контролируема последовательность импульсов поступает на первую входную шину 10 устройства (фиг.2а), с которой соединен вход триггера 1, входы элементов И 11, 12 и инвертора 13. Данное устройство предназначено дл обнаружени потери импульсов в последовательност х с плавным изменением периодов импульсов, следующих друг за другом, где длительности импульсов превьшзают максимальное приращение периодов. Триггер 1 переключаетс по отрицательному перепаду импульсов, поступающих с шины 10 (фиг,2в,г), открыва один из ключей 16, 18 интегрирующих элементов 2, 3. Интегрирующие элементы 2,3 преобразуют периоды контролируемых импульсов в напр жение (5)иг.2д,е) по сигналам с управл ющих входов и опорно40

поступающим с выхода инвертора 13.

Claims

Формула изобретени

Устройство дл обнаружени поте- 45 ри импульсов, содержащее триггер, два формировател импульсов, элемент И, отличающеес тем, что, с целью упрощени , в него введены два элемента И, два интегрирующих 50 элемента, компаратор, элемент ИЛИ и инвертор, причем входна шина подключена к входу триггера, первым входам первого и второго элементов И и входу инвертора, первый выход 55 триггера подключен к первому управл ющему входу первого интегрирующего элемента и второму входу второго элемента И, второй выход триггера подключен к первому управл ющему вхо 872642

му напр жению И, подключенному к резисторам 14, 15. Ввиду того что ключи 16, 18 управл ютс сигналами с разных выходов триггера 1, они включаютс в противофазе, ключи 17, 19 также включаютс в.разное врем , но дл их включени имеетс дополнительное условие - наличие контролируемого импульса.

Интегрирующие элементы 2, 3 работают идентично, в их работе можно выделить три такта. В первом такте ключ 16 (18) открыт, ключ 17 (19) закрыт- идет интегрированиеJ во втором такте ключи 16 (18), 17 (19) закрыты, сохран етс потенциал, накопленный на конденсаторе 20 (21) в первом такте , в третьем такте по поступлении контролируемого импульса открываетс ключ 17 (19), происходит быстрьй разр д конденсатора 20(21). Выходные напр жени с интегрирующих элементов сравниваютс компаратором 4, который формирует на свой выход двухпол рный сигнал (фиг.2ж). Сигнал с выхода компаратора 4 поступает на входы формирователей импульсов 5, 6, которые вырабатывают на свои выходы короткие импульсы (фиг.2э,и) на разные фронты входного сигнала. Эти импульсы через элемент ИЛИ 7 проход т на первый вход элемента И 8, но на шину 9 проход т лишь в случае потери импуль

тельности элемент И 8 оказываетс закрытым сигналом с второго входа.

40

поступающим с выхода инвертора 13.

Формула изобретени

Устройство дл обнаружени поте- ри импульсов, содержащее триггер, два формировател импульсов, элемент И, отличающеес тем, что, с целью упрощени , в него введены два элемента И, два интегрирующих элемента, компаратор, элемент ИЛИ и инвертор, причем входна шина подключена к входу триггера, первым входам первого и второго элементов И и входу инвертора, первый выход триггера подключен к первому управл ющему входу первого интегрирующего элемента и второму входу второго элемента И, второй выход триггера подключен к первому управл ющему вхо3128

ду второго интегрирук цего элемента и второму входу первого элемента И, выходы первого и второго элементов И подключены к вторым управл ющим входам соответственно первого и второго интегрирующих элементов, выходы которых подключены к входам ком

П

И

П

11

г

ж

и к

7264

паратора, выход которого подключен к входам двух формирователей импульсов , выходы которых через элемент ИЛИ подключены к первому входу третьего элемента И, второй вход которого подключен к выходу инвертора, а его выход - к выходной шине.

n

I I

Пп.

и

11

t

-t

фиг. 2