SU748853A1 - Синхронный детектор - Google Patents

Description

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики дл  преобразо вани  последовательностей импульсов, модулированных по амплитуде, в напр лсение посто нного тока. Известно устройство дл  детектировани  импульсных сигналов, содержащее последовательно соединенные первый ключ с,первым запоминающим конденсатором на выходе, усилитель и второй ключ с вторым запоминающим конденсато ром на выходе,а также формирователь, вход которого подключен к источнику опорного сигнала, а выход - к управл ющему входу первого ключа и через расширитель импульсов к управл ющему входу второго ключа l} . Известен также синхронный детектор содержащий последовательно соединенные первый ключ, усилитель и второй ключ с запоминающим конденсатором на выходе, а также источник опорных импульсов и формирователь импульсов , вход которого подключен к выходу источника опорных импульсов, а первый выход - к первому входу второго ключа 2 . Недостатком известных устройств  вл етс  низка  ±о 1ность детектировани . Целью изобретени   вл етс  повьЕцение точности детектировани . Дл  достижени  этой цели в синхронный детектор, содержащий первый ключ, усилитель и второй ключ с запоминающим конденсатором на выходе, источник опорЩ 1Х импульсов и формирователь импульсов, вход которого подключен к выходу источника опорных импульсов, а первый выход - к первому входу вто-: рого ключа, введены третий ключ, первый и второй элементы задержки,логи-. ческий элемент И и логический элемент НЕ, входом соединенный с первым выходом формировател  импульсов, а выходом - с первым входом логического эл;емента И, второй вход которого подключен к второму выходу формировател  импульсов, а выход - к входу первого элемента задержки и к первому входу первого ключа, выходом соединенного через второй элемент задержки и усилитель с первым входом третьего ключа, второй вход которого подключен к выходу первого элемента задержки, а выход - к второму входу первого ключа и к выходу второго ключа, второй

вход которого подключен к шине импульсов входных сигналов.

На фиг. 1 приведена функциональна  схема описываемого детектора; на фиг. 2 - изoбpakeны эпюры напр жений..

Детектор содержит ключ 1 и ключ 2, один вход которого соединен с шиной импульсов входных сигналов, а другой вход - с первым выходом формировател  3 импульсов. К выходу ключа 2 подключен запоминающий конденсатор 4. Одновременно первый выход формировател  импульсов соединен с входом логического элемента НЕ 5, выход которого соединен с первым входом логического элемента И 6. Второй вход элемента И б соединен с вторым выходом формировател  импульсов, а выход элемента И 6 подключен непосредственно к первому входу ключа 1 и к входу элемента задержки 7. Второй вход ключа 1 соединен с выходом ключа 2-, выход ключа 1 подключен через элемент задерж-, ки 8 и усилител-ь 9 к первому входу ключа 10, второй вход которого соединен с выходом элемента задержки 7. Вход формировател  3 импульсов соединен с выходом источника 11 опорных импульсов.

Детектор работает следующим образом .

При синхронном поступлении на ключ 2 импульса входного сигнала (фиг. 2а) и импульса тактовой частоты (фиг. 2б) с формировател  3 импульсов запоминающий конденсатор 4 зар жаетс  до пикового значени  напр жени  11, (фиг. 2в) входного импульса. Одновременно импульс тактовой частоты с формировател  импульсов через логический элемент НЕ 5 (фиг. 2г) запирает ло-. гический элемент И 6, в результате чего ключи 1 и 10 закрыты. После зар да конденсатор.а 4 ключ 2 закрываетс  и кондейсатор разр жаетс  по экспоненциальному закону . т

Через интервал времени t : , где п - число вспомогательных импульсов (фиг. 2д), поступающих с формировател  3 HMiiyjibcOB на второй вход огического элемента И б за период Т тактовых импульсов, ключ 1 откры- . ваетс  импульсами с логического элеента И (фиг. 2е), и напр жение с конденсатора 4 в виде импульса длительности , равной длительности вспомогательного импульса,и величины (фиг. 2ж) где -г- посто нна  времени азр да конденсатора, поступает через элемент задержки 8 (фиг. 2з) на усиитеЛь 9, где усиливаетс  по напр же-. нию до величины и,, (фиг. 2и) первона-.

чального зар да конденсатора. Затем через ключ 10 этим напр жением подзар жаетс  конденсатор в момент поступлени  разрешающего импульса с элемента задержки 7(фиг.2к). При поступле , НИИ на ключи 1 и 10 второго и последующих вспомогательных, импульсов конденсатор подзар жаетс  до величины

Процесс повтор етс  при поступлеQ НИИ на ключ 2 очередного импульса входного сигнала (фиг.2а) и импульса, тактовой частоты (фиг,26),конденсатор 4 подзар жаетс  до новой величины входного импульса Um и т.д..

Таким образом, на выходе синхронного детектора напр жение имеет вид,

. представленный на фиг. 2л. Данный синхронный детектор по сравнению с известными позвол ет значительно увеличить крутизну и уменьшить пульсации

Claims (2)

1.Авторское свидетельство

5 (I 356775, кл. Н 03 К 9/04, 1972.

2.Авторское свидетельство №541282, кл. Н 03 К 4/04, 1975 (прототип).

748853