SU752782A1 - Фазовый детектор - Google Patents
Фазовый детектор Download PDFInfo
- Publication number
- SU752782A1 SU752782A1 SU782655185A SU2655185A SU752782A1 SU 752782 A1 SU752782 A1 SU 752782A1 SU 782655185 A SU782655185 A SU 782655185A SU 2655185 A SU2655185 A SU 2655185A SU 752782 A1 SU752782 A1 SU 752782A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- phase detector
- time
- capacitor
- output
- switch
- Prior art date
Links
Landscapes
- Measuring Phase Differences (AREA)
Description
Изобретение относитс к радиоизмерительной технике и может быть использовано в фазоизмерительных устройствах . Известен ймпульсно-фазовый детектор , содержащий источник входных сигналов , соединенный с запоминающим конденсатором через ключ, формирователь импульсов, источник опорного сигнала 1 . Однако этот детектор имеет низкое быстродействие. Известен также фазовый детектор, содержащий перемножитель, соединенный через интегратор с разр дным клю чом, управл ющий вход которого соединен с одним выходом блока управлени Однако этот фазовый детектор имеет также низкое быстродействие. Цель изобретени - повышение быст родействи детектора. Дл этого в фазовый детектор, содержащий перемножитель, соединенный через интегратор с разр дным ключом, управл ющий вход которого соединен с одним выходом блока управлени , парал лельно интегратору, выполненному в ви де интегрирующего конденсатора,включен запоминающий конденсатор через последовательно соединенные буферный каскад и дополнительный ключ, управл ющий вход которого соединен с друГШ4 выходом блока управлени . На фиг.1 приведена структурна электрическа схема детектора; на фиг.2 и 3 - временные диаграммы (дл to tn фиг.2 и дл tg IH + ЬвФиг.З) . Фазовый детектор содержит перемножитель 1, соединенный через интегратор , выполненный в виде интегрирующего конденсатора 2, с разр дным ключом 3, управл ющий вход которого соединен с одним выходом блока управлени 4. Параллельно интегратору,выполненному в виде интегрирующего конденсатора 2, включен запоминающий конденсатор 5 через последовательно соединенные буферный каскад 6 и дополнительный ключ 7, управл ющий вход которого соединен с другим выходом блока 4 управлени . Фазовый детектор работает следующим образом. В исходном состо нии разр дный ключ 3 замкнут, а дополнительный ключ 7 раэомкиут , напр жение на интегрирующем конденсаторе 2 равно нулю, а запоминающий кондейсатор 5 сохран ет напр жение , соответствующее результату предыдущего измерени втечение времени обработки результата преобразовани фазового сдвига to В момент времени когда ключ 3 размыкаетс (фиг.2а), интегрирующий конденсатор 2 начинает зар жатьс . Врем зар да интегрирующего конденсатора 2 равно t (фиг.2 и 3 б). По истечении этого времени на управл юиий вход дополнительного ключа 7 поступает- стробируюший импульс (фиг.2 и 3 в) с выхода блока 4 управлени . Ключ 7 замыкаетс на врем перезар да запоминающего конденсатора 5. На запоминаюшем конденсаторе 5 устанавливаетс напр жение, величина которого равна- напр жению на интегрирующем конденсаторе 2 (фиг.2 и 3 г). По окончании стробирующего импульса дополнительный ключ 7 размыкаетс и запоминающий конденсатор 5 отключаетс от выхода буферного каскада 6 / а следовательно, и от выхода интегрирующего конденсатора 2 и разр дного ключа 3. Дополнительный ключ 7 разомкнут до поступлени следующего стробимпульса и удерживает напр жение на запоминаюшем конденсаторе 5, равное результату первого измерени (фиг.2, 3 г) . В момент размЫка:ни дополнительного ключа 1, замыкаетс разр дный ключ 3 стробимпульсом, поступающим с выхода блока 4 управлени (фиг.2, 3 а) на врем восстановлени схемы tц (фиг.2 и 3 в). Напр жение на интегрирующем конденсаторе 2 быстро уменьшаетс до нулевого уровн (фиг.2 -и 3 в) . Затем цикл повтор етс .
Врем запоминани конденсатором 5 пам ти результата первого измерени (врем обработки) равно суммарному времени, включающему врем восстановлени схемы после предыдущего измерени и врем накоплени зар да интегрирующим конденсатором 2 при последующем измерении.
Врем между двум последовательными измерени ми равно:
() где ta - врем зар да конденсатора пам ти до максимального выходного напр жени перемножител ;
Yt 1 1I
(2)
Из анализа выражений (1) и (2) слдует , что в предлагаемом фазовом детекторе врем между двум последовательными измерени ми уменьшаетс дл всех случаев на величину
uT to-tj,
Использование дополнительного ключа и запоминающего конденсатора 5 выгодно отличает данный фазовый детектор , так как сокращает врем между двум последовательными измерени ми за счет совмещени во времени операции обработки результата предыдущего измерени с операци ми восстановлени схемы после предыдущего измерени и накоплени зар да интегрирующим конденсатором 2 при последующем измерении .
Claims (2)
1.Авторское свидетельство СССР № 356775, кл. Н 03 К 9/04, 1970.
2.Пестр ков В.Б. Фазовые радиоСоветское
технические системы. М.,
радио , 1968,с,224-225 (прототип)
ipu2. i
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782655185A SU752782A1 (ru) | 1978-08-14 | 1978-08-14 | Фазовый детектор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782655185A SU752782A1 (ru) | 1978-08-14 | 1978-08-14 | Фазовый детектор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU752782A1 true SU752782A1 (ru) | 1980-07-30 |
Family
ID=20781534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782655185A SU752782A1 (ru) | 1978-08-14 | 1978-08-14 | Фазовый детектор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU752782A1 (ru) |
-
1978
- 1978-08-14 SU SU782655185A patent/SU752782A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3749894A (en) | Analog to digital conversion and computation method | |
SU752782A1 (ru) | Фазовый детектор | |
SU660290A1 (ru) | Устройство дл синхронихации импульсных последовательснотей | |
SU748853A1 (ru) | Синхронный детектор | |
SU966660A1 (ru) | Устройство дл измерени длительности коротких импульсов | |
SU1352653A1 (ru) | Преобразователь частоты в напр жение | |
SU970683A2 (ru) | Устройство врем -импульсного преобразовани напр жени посто нного тока в число | |
SU1095089A1 (ru) | Цифровой измеритель частоты | |
SU542339A2 (ru) | Адаптивный временной дискретизатор | |
SU585502A1 (ru) | Множительно-делительное устройство врем -импульсного типа | |
SU928236A1 (ru) | Устройство дл определени экстремумов сигнала | |
SU959104A1 (ru) | Устройство дл определени условного математического ожидани | |
SU790232A1 (ru) | Устройство дл преобразовани частот импульсных последовательностей | |
SU450190A1 (ru) | Устройство дл логарифмировани | |
SU716005A1 (ru) | Цифровой интегрирующий вольтметр | |
SU801095A1 (ru) | Устройство дл измерени вре-МЕННыХ пАРАМЕТРОВ дВижЕНи НОСи-ТЕл МАгНиТНОй зАпиСи | |
SU437968A1 (ru) | Устройство дл определени среднего значени сигнала | |
SU633152A1 (ru) | Синхронизирующее устройство | |
SU999135A2 (ru) | Умножитель частоты следовани импульсов | |
SU819973A1 (ru) | Счетное устройство | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU485463A1 (ru) | Устройство дл делени двух напр жений | |
SU1166143A1 (ru) | Аналоговый перемножитель | |
SU425116A1 (ru) | Импульсный вольтметр | |
SU1104667A1 (ru) | Делитель частоты следовани импульсов |