SU1370753A1

SU1370753A1 - Формирователь импульсов

Info

Publication number: SU1370753A1
Application number: SU864105650A
Authority: SU
Inventors: Валерий Михайлович Лихачев; Олег Петрович Урбан; Валерий Васильевич Ходасевич; Александр Кузьмич Якушев
Original assignee: Научно-исследовательский институт прикладных физических проблем им.А.Н.Севченко
Priority date: 1986-06-09
Filing date: 1986-06-09
Publication date: 1988-01-30

Abstract

Изобретение может быть использовано при разработке спектрометрических измерителей временных интервалов случайных потоков сигналов. Целью изобретени вл етс повышение точности и надежности работы формировател импульсов. Устройство содержит элемент НЕ 1, делитель 2 напр жени , элемент 3 задержки, сумматор 4, запоминающий блок 5, дискриминатор 6 нул , выходной формирователь 7, компараторы 8 и 9 нижнего уровн , триггеры 10 и 11, элемент 12 линейного пропускани и вновь введенные элементы ИЛИ-НЕ 13 и формировани 14, Благодар введенным элементам и св з м обеспечиваетс блокировка входной цепи формировател на врем обработки рег истрируемог о импульса. Это исключает возможность сбо работы формировател и неправильную фиксацию временного положени входного импульса. 2 ил. е (Л

Description

00

ел

со

фиг.г

11

Изобретение относитс к импульс- нон технике и может быть использовано при разработке спектрометрических измерителей временных интерва- лов случайных потоков сигналов.

Целью изобретени вл етс повышение точности и надежности работы формировател импульсов.

На фиг. 1 приведена функциональ- на схема формировател импульсов; на фиг. 2 - временна диаграмма его работы.

Устройство содержит элемент НЕ 1, делитель 2 напр жени , элемент 3 за- держки, сумматор 4, запоминающий блок 5, дискриминатор 6 нул , выходной формирователь 7, компараторы 8 и 9 нижнего уровн , триггеры 10 и

11, элемент 12 линейного пропускани , 20 и задержанный элементом 3 задержки.

элемент ИЛИ-НЕ 13, элемент 14 формировани .

Первый вход элемента 12 линейного пропускани вл етс входом устройства , а выход соединен одновременно с входом элемента НЕ 1, через делитель 2 напр жени - с входом запоминающего блока 5 и с входом первого компаратора 8 нижнего уровн , выход которого, в свою очередь, подк; -чен к установочному входу первого триггера 10, выход первого три1тера 10 соединен с вторым входом элемента 12 линейного пропускани , выход элемента НЕ 1 через элемент 3 задержки под ключен к первому входу сумматора 4, второй вход сумматора соединен с выходом запоминающего блока 5, а выход подключен к входу дискриминатора 6 нул , выход которого подключен к входу выходного формировател 7, причем вход BTopoi o компаратора нижнего уровн соединен с входом устройства , а выход - с первым входом элемента ИЛИ-НЕ 13, второй вход элемента ИЛИ-НЕ 13 подключен к инверсному выходу второго триггера 11, установочный вход которого соединен с выходом выходного формировател 7, сбросовые входы первого и второго триггеров объединены и соединены с вторым входом запоминающего блока 5 и выходом элемента 14 формировани , вход которого подключен к выходу элемента ИЛИ-НЕ 13.

В исходном состо нии тригтеры 10 и 11 наход тс в нулевом состо нии, элемент 12 линейного пропускани открыт, запоминающий блок 5 готов к

фиксации пикового значени входного импульса. Входной импульс через элемент 12 Линейного пропускани поступает на входы элемента НЕ 1, делител 2 напр жени и компаратора 8 нижнего уровн (фиг. 2а).

Компаратор 8 нижнего уровн , име высокую чувствительность, срабатывает , причем длительность импульсов на выходе компаратора равна длительност входного импульса (фиг. 2б). По спаду этого импульса устанавливаетс в единичное состо ние тригтер 10, который закрывает элемент 12 линейного пропускани , запреща прохождение через него последующих входных импульсов (фиг. 2в). Входной сигнал, проинвертированный элементом НЕ 1

5

0

5

0

5

0

5

поступает на первый вход сумматора 4, на второй вход которого подаетс ослабленное делителем 2 и запомненное на запоминающем блоке 5 значение амплитуды входного сигнала. Полученный на выходе сумматора 4 бипол рный сиг-нал поступает на дискриминатор 6, который в момент пересечени бипол рным сигналом нул вырабатывает импульс, окончательно формируемый вы- выходным формирователем 7 (фиг.2г,д). Этот импульс устанавливает в единичное состо ние триггер 11, потенциал с инверсного выхода которого поступает на первый вход элемента ИЛИ-НЕ 13 (фиг. 2е). На второй вход элемента ИЛИ-НЕ 13 поступают импульсы с выхода компаратора 9 нижнего уровн , работающего аналогично компаратору 8 (фиг. 2ж). Сигнал на вькоде элемента ИЛИ-НЕ 13 будет вырабатыватьс только тогда, когда на входе устройства отсутствует импульс, т.е. на выходе компаратора 9 будет низкий потенциал (фиг. 2з). Сигнал с выхода элемента ИЛИ-НЕ 13 формируетс элементом 14 формировани и приводит в исходное состо ние триггеры 10 и 11, а также запоминающий блок 5. Открываетс элемент 12 линейного пропускани , и устройство готово к обработке следующего входного импульса.

Сущность изобретени заключаетс в том, что благодар введенным в предлагаемое устройство элементам и св з м обеспечиваетс блокировка входной цепи формировател на врем обработки регистрируемого импульса , а начало новог о цикла регистрации , т.е. разблокировка входной цепи , осуществл етс только в момеН ТЫ времени, когда импульсы на его входе отсутствуют. Это исключает возможность сбо работы формировател и неправильную фиксацию временного положени входного импульса.

Claims

Формула изобретени

Формирователь импульсов, содержащий элемент линейного пропускани , первый вход которого вл етс входом устройства, а выход соединен одновременно с входом элемента НЕ, через делитель напр жени - с входом запоминающего блока и с входом первого компаратора нижнего уровн , выход которого, в свою очередь, подключен к установочному входу первого триггера, выход первого триггера соединен с вторым вxoдo ; элемента линейного пропускани , выход элемента НЕ через линию задержки подключен

к первому входу сумматора, второй вход сумматора соединен с выходом запоминающего блока, а выход подключен к входу дискриминатора нул , выход которого подключен к входу вькодного формировател , а также второй компаратор нижнего уровн и второй триггер, отличающий- с тем, что, с целью повьпиени точности и надежности работы, в него введены элемент ИЛИ-НЕ и элемент формировани , причем вход вто- рог о дискриминатора нижнего уровн соединен с входом устройства, а вьтод - с первым входом элемента ИЛИ-НЕ, второй вход элемента ИЛИ-НЕ подключен к инверсному выходу второго триггера, установочный вход которого соединен с выходом выходного формировател , сбросовые входы первого и второго триггеров объединены и соединены с вторым входом запоминающего блока и выходом элемента формировани , вход которого подключен к выходу элемента ИЛИ-НЕ.