SU1352448A1 - Устройство дл измерени длительности импульсов - Google Patents

Abstract

Устройство дл  измерени  длительности импульсов содержит блок (Б) 1 выборки и хранени  формирователь 2 строба, линии 3-5 задержки, коммутатор 6, стробируемые Б 7 и 8 сравнени , дешифратор 9, пиковый детектор 10, формирователь 11 импульсов опроса, элемент 12 задержки, делитель 13 напр жени , пороговый Б 14, преобразователь 15 врем  - код, ключ 16, индикатор 17, Изобретение расшир ет функциональные возможности устройства за счет возможности устранени  недостоверности результата измерени  длительности импульсов непр моугольный формы на заданном уровне дл  случаев, когда длительность фронта измер емого импульса превышает максимально выбранную величину задержки в линии, 2 ил. с (Л . ри8.1

Description

1

Изобретение относитс  к измерительной технике и может быть использовано при измерении длительности импульсов непр моугольной формы.

Цель изобретени  - расширение функциональных возможностей устройства за счет устранени  недостоверности результата измерений длительности импульсов непр моугольной формы на заданном уровне дл  случаев, когда длительность фронта измер емого импульса превышает максимально выбранную величину задержки в линии.

На фиг,1 приведена блок-схема устройства дл  измерени  длительности импульсов; на фиг.2 - блок-схема дешифратора, вход щего в состав данного устройства.

Устройство содержит стробируемый блок 1 выборки и хранени , формирователь 2 строба, линии 3, 4 и 5 задержки , коммутатор 6, стробируемые блоки 7 и 8 сравнени , дешифратор 9, пиковый детектор 10, формирователь 11 импульсов опроса, элемент 12 задержки , делитель 13 напр жени , пороговый блок 14, преобразователь 15 врем -код, ключ 16, индикатор 17. Дешифратор 9 содержит триггер с раздельной установкой 18, счетчик 19, дешифратор 20 запрещенных состо ний счетчика, дешифратор 21 разрешенных

элемент 22 совсосто ний сче.тчика, падени .

При построении делител  можно использовать делитель на резисторах, при построении преобразовател  врем  код - схемы современных частотомеров при построении ключа, триггеров - элементы интегральной схемотехники.

Устройство работает следующим образом .

По команде (шина Пуск) осуществл етс  первоначальна  установка дешифратора. Измер емый сигнал (шина Вход) поступает на входы блока 1 выборки и хранени  и входы линий 3, 4,и 5 задержки. Сигналы с выходов линий задержки коммутируютс  с помощью коммутатора 6 и поступают на входы формирователей строба выборки 2 и импульса опроса 11, а также на входы пикового детектора и порогового устройства. При превьппении порога чувствительности формирователь 2 строба выборки формирует по фронту из входного задержанного сигнала строб,задержанный относительно нача1

- ,

352448 . 2

ла измер емого сигнала на врем , равное величине задержки соответствующей линии. В блоке выборки и хранени  осуществл етс  запоминание урон- н  сигнала в момент действи  CTpio6a. Если строб находитс  на интервале фронта измер емого импульса, когда- идет нарастание его амплитуды, то на

0 делитель поступает напр жение, меньшее по амплитуде, и, следовательно, дл  порогового блока 14, формирующего измер емый временной интервал, будет установлен порог, отличающийс 

15 от заданного (по отношению к амплитуде импульса).

Блоки 7 и 8 сравнени  обеспечивают сравнение напр жени  с выхода блока 1 и с выхода пикового детекто20 ра 10, подключенного к выходу коммутатора .6. Сравнение напр жений осуществл етс  в момент действи  импульса опроса, который формируетс  в момент окончани  измер емого импульса

25 на выходе коммутатора с помощью формировател  11 импульса опроса и подаетс  на стробируемый вход блоков 7 и. 8 сравнени .

Состо ние блоков сравнени  де30 шифрируетс  с помощью дешифратора 9. Последний используетс  дл  управлени  коммутатором 6 и ключом 16, Первоначальное состо ние дешифратора 9,. устанавливаемое по команде извне

2g (шина Пуск), таково, что коммутатор 6 подключает линию с наименьшей (из имеющихс  в устройстве) величиной задержки. Формирователь строба выборки работает по фронту сигнала

40 на выходе коммутатора. Если напр жение (И„,) с выхода детектора 10 превьш ает напр жение ( ) с выхода блока 1 выборки и хранени , следовательно , напр жение формируетс 

45 на интервале фронта импульса, когда амплитуда сигнала нарастает. В этом случае на выходе блока 1 сравнени  (блока вы влени  неравенства И ) формируетс  импульс, перек-;

gQ лючающий счетчик 19 дешифратора 9 в

55

новое состо ние, благодар  чему и осуществл етс  подключение с помощью коммутатора 6 другой линии задержки. Если имеетс  равенство И g,. И , то это отмечаетс  блоком 8 сравнени  (блоком вы влени  равенства), а триггер 18 дешифратора формирует сигнал разрешени  дл  ключа 16, обеспечива  тем самым передачу информации на индикатор 17, С выхода формировател  1 импульс опроса через элемент 12 задержки поступает на входы Сброс блока выборки и хранени  и пикового детектора, обеспечива  их установку в исходное состо ние.

По команде Пуск устанавливаютс  в исходное состо ние триггер 18 и счетчик 19 дешифратора 9. При по влении на выходе блока 8 сравнени  (схемы вы влени  равенства Ис. Ипик) импульса триггер 18 переходит в единичное состо ние и сигнал 1 через элемент 22 совпадени  поступае на разрешающий вход ключа 16. При по влении на выходе блока 7 сравнени ( блока вы влени  неравенства И сто- Ипик) импульса счетчик 19 переходи в следующее состо ние, что отмечаетс  на выходах дешифратора 21 раэре- шенных состо ний. Выходы дешифратора

21разрешенных состо ний  вл ютс  управл ющими выходами дл  коммутатор

6. С по влением на выходе блока 7 сравнени  каждого следующего импуль- са счетчик 19 последовательно переходит в новое состо ние, что отмечаетс  дешифратором 21 разрешенных состо ний, при этом на соответствующем выходе дешифратора 21 по вл етс  1., Количество состо ний счетчика определ етс  количеством линий задержки . Если длительность фронта измер емого импульса превышает величину задержки любой из линий, то сче чик переходит в состо ние запрещенных значений, превьшающих количество линий задержки, что отмечаетс  дешифратором 20 запрещенных значений, состо ние которого управл ет схемой

22совпадени . При по влении запрещенных состо ний на выходе дешифратора 20 запрещенных значений по вл етс  О. Установка требуемого относительного уровн  измерени  произ- водитс  с помощью делител  13.

Таким образом, обеспечива  автоматическую установку величины задержки момента выборки дл  блока выборки и хранени  путем выбора линин задерж ки, можно измер ть длительности импульсов непр моугольной формы с достаточной точностью и исключить недопустимые погрешности, если длительность фронта импульса больше величи- ны задержки линии.

Claims (1)

1. Формула изобретени

   Устройство дл  измерени  длительности импульсов, содержащее строби- руемый блок выборки и хранени , формирователь строба выборки, первую линию задержки, делитель напр жени  и пороговый блок, информационный вход стробируемого блока выборки и хранени  и вход первой линии задержки объединены и  вл ютс  входом устройства , выход формировател  строба выборки подключен к стробирующему входу блока выборки и хранени , выход которого соединен с входом делител  напр жени , отличающеес  тем, что, с целью расширени  функциональных возможностей, в него дополнительно введены втора  и треть линии задержки, два стробируемых блока сравнени , дешифратор, коммутатор , пиковый детектор, формирователь импульсов опроса, элемент задерки , преобразователь врем  - код, ключ и индикатор, при зтом входы второй и третьей линий задержки подклю- чены к входу устройства, а выходы всех линий задержки через коммутатор соединены с входами формировател  строба выборки, пикового детектора, формировател  импульсов опроса и первым входом порогового блока, второй вход которого подключен к выходу делител  напр жени , а выход соединен с преобразователем врем  - код, выход формировател  импульсов опроса соединен со стробируемыми входами блоков сравнени  непосредственно и через элемент задержки с входами сброса пикового детектора и стробируемого блока выборки и хранени , выход которого подключен к первым входам блоков сравнени , выходы которых соединены с соответствующими входами дешифратора, установочный вход которого подсоединен к шине Пуск, а управл ющие выходы соединены с управл ющими входами коммутатора, при этом разрешающий выход дешифратора соединен с управл ющим входом ключа, сигнальный вход которого подключен к выходу преобразовател  врем  - код, а выход ключа соединен с выходом индикатора , выход пикового детектора подключен к вторым входам первого и второго блоков сравнени .

   Редактор М.Андрушенко

   Составитель И.Козлов

   Техред А.Кравчук Корректор В.Гирн к

   Заказ 556.4/47Тираж-371 о Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва Ж-35, Раушска  наб., д.4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4

   фиг. 2