SU1283970A1 - Преобразователь балансно-модулированных сигналов переменного тока в код - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством. С целью упрощени  преобразовател  путе.м уменьшени  числа аналого-цифровых умножителей а преобразователь, содержащий первый и второй аналого- цифровые умножители, первый сумматор , усилитель, фазочувствительньш выпр митель, регул тор частоты, реверсивньй счетчик и блок преобразовани  кода Б коды косинуса и синуса, введены второй и третий сумматоры. Входные балансно-модулированные сигналы преобразовател  суммируютс  друг с другом во втором и третьем аналоговых сумматорах с весовыми козффи- циентами, пропорциональными косинусной зависимости дл  второго сумматора и синусной зависимости дл  третьего сумматора. На выходах второго и третьего сумматоров формируютс  сигналы переменного тока, модулированные з функции Синуса и косинуса соответственно , которые в аналого-цифровых умножител х умножаютс  на коды коси- нуса и синуса выходного кода N преобразовател . На выходе первого сумматора формируетс  сигнал переменного тока, амплитуда которого пропорциональна рассогласованию между параметром oL и его кодовым- эквивалентом N. Код N реверсивного счётч-ика измен етс  до устранени  рассогласовани  между ot и N. 1 з.п. ф-лы, 2 ил. СО

Description

Изобретение относитс  к автомати- Iке и вычислительной технике и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством.

. Цель изобретени  - упрощение преобразовател  путем уменьшени  числа аналого-цифровых умножителей, J На фиг,1 приведена структурна  схема преобразовател ; на фиг.2 - ю структурна  схема блока преобразовани  кода в коды косинуса и синуса.

.Преобразователь балансно-модули- рованных сигналов переменного тока в код (фнг.1) содержит первый I и 15 второй 2 аналого-цифровые умножители, первьй сумматор 3, усилитель 4, фазо- чувствительный выпр митель 5, регул тор 6 частоты, реверсивный счетчик 7j блок 8 преобразовани  кода в коды 20 косинуса и синуса, второй 9 и третий 10 сумматоры.

Блок 8 преобразовани  кода в коды косинуса и синуса (фиг.2) содержит блок 11 пам ти, первый 12- и второй 13 25 регистры, первый 14 и второй 15 сумматоры по модулю два, первый 16 и второй 17 элементы И, элемент ИЛИ 18, инвертор 19, генератор 20 импульсов.

цифровых умножителей 1 и 2 соответственно . В сумматоре 3 формируетс  напр жение U разности выходных сиг налов аналого-цифровых умножителей 1 и 2

К

и,и sin(oL-N).

.3 п 2

В фазочувствительном выпр мителе вьщел етс  посто нна 

из сигнала U

составл юща , в зависимости от ампл туды и знака которой регул тор 6 вы рабатывает импульсы определенной частоты по одному из выходов. Код N в реверсивном счетчике 7 измен етс  до устранени  рассогласовани  между ( и N.

Claims (2)

1. Преобразователь балансно-моду лированных сигналов переменного ток в код, содержащий первый и второй ана лого- цифровые умножители, цифровые входы которых соединены соответ ственно с первой и второй группами выходов блока преобразовани  кода в коды косинуса и синуса, а выходы подключены к входам первого суммато ра, выход первого сумматора через

Преобразователь работает следующим 30 усилитель подключен к одному входу

цифровых умножителей 1 и 2 соответственно . В сумматоре 3 формируетс  напр жение U разности выходных сигналов аналого-цифровых умножителей 1 и 2

К

и,и sin(oL-N).

.3 п 2

В фазочувствительном выпр мителе вьщел етс  посто нна 

из сигнала U

составл юща , в зависимости от амплитуды и знака которой регул тор 6 вырабатывает импульсы определенной частоты по одному из выходов. Код N в реверсивном счетчике 7 измен етс  до устранени  рассогласовани  между ( и N.

Формула изобретени 

1. Преобразователь балансно-моду- лированных сигналов переменного тока в код, содержащий первый и второй ана лого- цифровые умножители, цифровые входы которых соединены соответственно с первой и второй группами выходов блока преобразовани  кода в коды косинуса и синуса, а выходы подключены к входам первого сумматора , выход первого сумматора через

образом.

На вход преобразовател  поступает К балансно-модулированных сигналов переменного тока вида

U; U sin dl+|-(i-l),

где ,2....К - номер сигнала;

4fU,,.siniOt - опорное напр жение.

П ГТ|

в сумматоре 9 производитс  суммирование входных сигналов преобразовател  с весовыми коэффициентами

23Г,. ,.

cos -ti-t) дл  каждого 1-го канала к. .

соответственно. Б сумматоре 10 входные сигналы преобразовател  суммируютс  с весовыми коэффициентами

. 2J,. . 81ГЦг-(.1-1) ДЛЯ каждого 1-го канала.

На выходе сумматоров 9 и 10 формируютс  cигнaJJЫ

U9 U 2sinol , и, и„ созо1 ,

которые поступают на аналоговые вход аналого-цифровых умножителей 1 и 2 соответственно.

В блоке 8 из кода N реверсивного счетчика 7 формируютс  коды, пропорциональные cosN и sinN, которые поступают на цифровые входы аналогофазочувствительного выпр мител , другой вход которого соединен с источником опорного напр жени , а выход подключен к входу регул тора частоты,

5 выходы регул тора частоты подключены к входам сложени  и вычитани  реверсивного счетчика соответственно, выходы разр дов реверсивного счетчика  вл ютс  выходами преобразовател  и

0 подключены к входам блока преобразовани  кода в коды косинуса и синуса, отличающийс  тем, что, с целью упрощени  преобразовател , в него введены второй и третий сум5 маторы, входы которых  вл ютс  входами преобразовател , а выходы под- .ключены к аналоговым входам первого и второго аналого-цифровых умножителей соответственно,, причем коэффи0 циенты передачи второго и третьего сумматоров выбраны в соответствии

2li,. ,. i с косинусной cosr(i-l) и синусной к.

. 23т.,. ,.

sin.-(.1-1) зависимост ми, где. 1 5 - k

(1,2...k) - номер входа сумматора, k - число входов преобразовател .

2. Преобразователь по п.1, отличающийс  тем, что блок

преобразовани  кода в коды косинуса и синуса содержит блок пам ти, первы и второй регистры, первый и второй сумматоры по модулю два, первый и второй элементы И, элемент ИЛИ, инвертор , генератор импульсов, первьш и второй входы первого сумматора по модулю два и группа входов блока пам ти  вл ютс  входами блока преобразовани  кода в коды косинуса и синуса , выходы блока пам ти подключены к информационным входам первого и второго регистров,, выходы которых  вл ютс  соответственно первой и второй группами выходов блока преобра- зовани  кода в коды косинуса и синуса , выход генератора импульсов подключен к управл ющему входу второго

регистра и к одним входам первого элемента И и второго сумматора по модулю два, а через инвертор - к управл ющему входу первого регистра и к одному входу второго элемента И, первый и второй входы первого су::- матора по модулю два подключены к другим входам соответственно зторого элемента И и второга, сумматора по модулю два, выход первого сумматора по модулю два подключен к другому входу первого элемента И, выходы первого и второго элементов И через элемент ИЛИ подключены к первому входу блока- пам ти, а выход второго . сумматора по модулю два подключен к второму входу блока пам ти.