SU1283970A1 - Converter of a.c.balanced modulated signals to digital code - Google Patents

Converter of a.c.balanced modulated signals to digital code Download PDF

Info

Publication number
SU1283970A1
SU1283970A1 SU853921119A SU3921119A SU1283970A1 SU 1283970 A1 SU1283970 A1 SU 1283970A1 SU 853921119 A SU853921119 A SU 853921119A SU 3921119 A SU3921119 A SU 3921119A SU 1283970 A1 SU1283970 A1 SU 1283970A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
converter
adder
outputs
input
Prior art date
Application number
SU853921119A
Other languages
Russian (ru)
Inventor
Вячеслав Федорович Голопятов
Олег Егорович Чеботаев
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU853921119A priority Critical patent/SU1283970A1/en
Application granted granted Critical
Publication of SU1283970A1 publication Critical patent/SU1283970A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством. С целью упрощени  преобразовател  путе.м уменьшени  числа аналого-цифровых умножителей а преобразователь, содержащий первый и второй аналого- цифровые умножители, первый сумматор , усилитель, фазочувствительньш выпр митель, регул тор частоты, реверсивньй счетчик и блок преобразовани  кода Б коды косинуса и синуса, введены второй и третий сумматоры. Входные балансно-модулированные сигналы преобразовател  суммируютс  друг с другом во втором и третьем аналоговых сумматорах с весовыми козффи- циентами, пропорциональными косинусной зависимости дл  второго сумматора и синусной зависимости дл  третьего сумматора. На выходах второго и третьего сумматоров формируютс  сигналы переменного тока, модулированные з функции Синуса и косинуса соответственно , которые в аналого-цифровых умножител х умножаютс  на коды коси- нуса и синуса выходного кода N преобразовател . На выходе первого сумматора формируетс  сигнал переменного тока, амплитуда которого пропорциональна рассогласованию между параметром oL и его кодовым- эквивалентом N. Код N реверсивного счётч-ика измен етс  до устранени  рассогласовани  между ot и N. 1 з.п. ф-лы, 2 ил. СОThe invention relates to the field of automation and computing and can be used to connect analog information sources with a digital computing device. In order to simplify the converter by reducing the number of analog-digital multipliers, the converter containing the first and second analog-digital multipliers, the first adder, the amplifier, the phase-sensitive rectifier, the frequency controller, the reversible counter and the code B conversion unit, the cosine and sine codes, introduced the second and third adders. The input balanced modulated signals of the converter are summed with each other in the second and third analog adders with weight coefficients proportional to the cosine dependence for the second adder and the sinus dependence for the third adder. At the outputs of the second and third adders, alternating current signals are generated, modulated by the Sine and cosine functions, respectively, which in analog-digital multipliers are multiplied by the cosine and sine codes of the output code N of the converter. At the output of the first adder, an alternating current signal is generated, the amplitude of which is proportional to the error between the parameter oL and its code equivalent N. The code N of the reversible counter changes to eliminate the error between ot and N. 1 hp f-ly, 2 ill. WITH

Description

Изобретение относитс  к автомати- Iке и вычислительной технике и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством. The invention relates to automation and computing and can be used to communicate analog information sources with a digital computing device.

. Цель изобретени  - упрощение преобразовател  путем уменьшени  числа аналого-цифровых умножителей, J На фиг,1 приведена структурна  схема преобразовател ; на фиг.2 - ю структурна  схема блока преобразовани  кода в коды косинуса и синуса.. The purpose of the invention is to simplify the converter by reducing the number of analog-digital multipliers, J Fig. 1 shows a block diagram of the converter; Fig. 2 shows a block diagram of a block for converting code to cosine and sine codes.

.Преобразователь балансно-модули- рованных сигналов переменного тока в код (фнг.1) содержит первый I и 15 второй 2 аналого-цифровые умножители, первьй сумматор 3, усилитель 4, фазо- чувствительный выпр митель 5, регул тор 6 частоты, реверсивный счетчик 7j блок 8 преобразовани  кода в коды 20 косинуса и синуса, второй 9 и третий 10 сумматоры.The converter of balanced-modulated signals of alternating current to the code (FN.1) contains the first I and 15 second 2 analog-digital multipliers, the first adder 3, amplifier 4, phase-sensitive rectifier 5, frequency regulator 6, reversible counter 7j, code conversion block 8 to cosine and sine codes 20, second 9 and third 10 adders.

Блок 8 преобразовани  кода в коды косинуса и синуса (фиг.2) содержит блок 11 пам ти, первый 12- и второй 13 25 регистры, первый 14 и второй 15 сумматоры по модулю два, первый 16 и второй 17 элементы И, элемент ИЛИ 18, инвертор 19, генератор 20 импульсов.The code conversion block 8 into cosine and sine codes (Fig. 2) contains a memory block 11, first 12 and second 13 25 registers, first 14 and second 15 modulo-two adders, first 16 and second 17 And elements, and OR 18 element , inverter 19, the generator 20 pulses.

цифровых умножителей 1 и 2 соответственно . В сумматоре 3 формируетс  напр жение U разности выходных сиг налов аналого-цифровых умножителей 1 и 2digital multipliers 1 and 2 respectively. In the adder 3, the voltage U of the difference of the output signals of the analog-digital multipliers 1 and 2 is formed.

КTO

и,и sin(oL-N).and, and sin (oL-N).

.3 п 2.3 p 2

В фазочувствительном выпр мителе вьщел етс  посто нна In the phase-sensitive straightener, a constant

из сигнала Ufrom signal U

составл юща , в зависимости от ампл туды и знака которой регул тор 6 вы рабатывает импульсы определенной частоты по одному из выходов. Код N в реверсивном счетчике 7 измен етс  до устранени  рассогласовани  между ( и N.depending on the amplitude and sign of which, the regulator 6 generates pulses of a certain frequency on one of the outputs. The code N in the reversible counter 7 is changed to eliminate the mismatch between (and N.

Claims (2)

1. Преобразователь балансно-моду лированных сигналов переменного ток в код, содержащий первый и второй ана лого- цифровые умножители, цифровые входы которых соединены соответ ственно с первой и второй группами выходов блока преобразовани  кода в коды косинуса и синуса, а выходы подключены к входам первого суммато ра, выход первого сумматора через1. Converter of balanced-modulated signals of alternating current into a code containing the first and second analog-digital multipliers, the digital inputs of which are connected respectively to the first and second groups of outputs of the code conversion unit to cosine and sine codes, and the outputs are connected to the inputs of the first adder, the output of the first adder through Преобразователь работает следующим 30 усилитель подключен к одному входуThe converter operates with the following 30 amplifier connected to one input цифровых умножителей 1 и 2 соответственно . В сумматоре 3 формируетс  напр жение U разности выходных сигналов аналого-цифровых умножителей 1 и 2digital multipliers 1 and 2 respectively. In the adder 3, the voltage U of the difference of the output signals of the analog-digital multipliers 1 and 2 is formed. КTO и,и sin(oL-N).and, and sin (oL-N). .3 п 2.3 p 2 В фазочувствительном выпр мителе вьщел етс  посто нна In the phase-sensitive straightener, a constant из сигнала Ufrom signal U составл юща , в зависимости от амплитуды и знака которой регул тор 6 вырабатывает импульсы определенной частоты по одному из выходов. Код N в реверсивном счетчике 7 измен етс  до устранени  рассогласовани  между ( и N.component, depending on the amplitude and sign of which the controller 6 produces pulses of a certain frequency on one of the outputs. The code N in the reversible counter 7 is changed to eliminate the mismatch between (and N. Формула изобретени Invention Formula 1. Преобразователь балансно-моду- лированных сигналов переменного тока в код, содержащий первый и второй ана лого- цифровые умножители, цифровые входы которых соединены соответственно с первой и второй группами выходов блока преобразовани  кода в коды косинуса и синуса, а выходы подключены к входам первого сумматора , выход первого сумматора через1. Converter of balanced-modulated signals of alternating current into a code containing the first and second analog-digital multipliers, the digital inputs of which are connected respectively to the first and second groups of outputs of the code conversion unit to cosine and sine codes, and the outputs are connected to the inputs of the first adder, the output of the first adder through образом.in a way. На вход преобразовател  поступает К балансно-модулированных сигналов переменного тока видаTo the input of the converter enters To balanced-modulated signals of alternating current type U; U sin dl+|-(i-l),U; U sin dl + | - (i-l), где ,2....К - номер сигнала;where, 2 .... K is the signal number; 4fU,,.siniOt - опорное напр жение.4fU ,,. SiniOt is the reference voltage. П ГТ|P gt | в сумматоре 9 производитс  суммирование входных сигналов преобразовател  с весовыми коэффициентамиThe adder 9 performs the summation of the input signals of the converter with the weighting factors 23Г,. ,.23G, , cos -ti-t) дл  каждого 1-го канала к. . cos-ti-t) for every 1st channel k. соответственно. Б сумматоре 10 входные сигналы преобразовател  суммируютс  с весовыми коэффициентамиrespectively. In the adder 10, the input signals of the converter are summed with the weighting factors. . 2J,. . 81ГЦг-(.1-1) ДЛЯ каждого 1-го канала.. 2J ,. . 81ГЦг - (. 1-1) FOR each 1st channel. На выходе сумматоров 9 и 10 формируютс  cигнaJJЫSignals are formed at the output of adders 9 and 10 U9 U 2sinol , и, и„ созо1 ,U9 U 2sinol, and, and „coso1, которые поступают на аналоговые вход аналого-цифровых умножителей 1 и 2 соответственно.which are fed to the analog input analog-digital multipliers 1 and 2, respectively. В блоке 8 из кода N реверсивного счетчика 7 формируютс  коды, пропорциональные cosN и sinN, которые поступают на цифровые входы аналогофазочувствительного выпр мител , другой вход которого соединен с источником опорного напр жени , а выход подключен к входу регул тора частоты,In block 8, codes proportional to cosN and sinN are generated from the N code of the reversible counter 7, which are fed to the digital inputs of the analog phase-sensitive rectifier, the other input of which is connected to the reference voltage source, and the output is connected to the input of the frequency regulator, 5 выходы регул тора частоты подключены к входам сложени  и вычитани  реверсивного счетчика соответственно, выходы разр дов реверсивного счетчика  вл ютс  выходами преобразовател  и5, the outputs of the frequency controller are connected to the inputs of the addition and subtraction of a reversible counter, respectively, the outputs of the bits of the reversible counter are the outputs of the converter and 0 подключены к входам блока преобразовани  кода в коды косинуса и синуса, отличающийс  тем, что, с целью упрощени  преобразовател , в него введены второй и третий сум5 маторы, входы которых  вл ютс  входами преобразовател , а выходы под- .ключены к аналоговым входам первого и второго аналого-цифровых умножителей соответственно,, причем коэффи0 циенты передачи второго и третьего сумматоров выбраны в соответствии0 are connected to the inputs of the code conversion unit to the cosine and sine codes, characterized in that, in order to simplify the converter, the second and third summers are entered into it, the inputs of which are the converter inputs, and the outputs are connected to the analog inputs of the first and the second analog-digital multipliers, respectively, with the transmission coefficients of the second and third adders selected in accordance with 2li,. ,. i с косинусной cosr(i-l) и синусной к.2li ,. , i with cosine cosr (i-l) and sine k. . 23т.,. ,.. 23t. , sin.-(.1-1) зависимост ми, где. 1 5 - ksin .- (. 1-1) dependencies, where. 1 5 - k (1,2...k) - номер входа сумматора, k - число входов преобразовател .(1,2 ... k) is the number of the input of the adder, k is the number of inputs of the converter. 2. Преобразователь по п.1, отличающийс  тем, что блок2. The converter according to claim 1, characterized in that the block преобразовани  кода в коды косинуса и синуса содержит блок пам ти, первы и второй регистры, первый и второй сумматоры по модулю два, первый и второй элементы И, элемент ИЛИ, инвертор , генератор импульсов, первьш и второй входы первого сумматора по модулю два и группа входов блока пам ти  вл ютс  входами блока преобразовани  кода в коды косинуса и синуса , выходы блока пам ти подключены к информационным входам первого и второго регистров,, выходы которых  вл ютс  соответственно первой и второй группами выходов блока преобра- зовани  кода в коды косинуса и синуса , выход генератора импульсов подключен к управл ющему входу второгоConverting code into cosine and sine codes contains a memory block, the first and second registers, the first and second modulators two, the first and second AND elements, the OR element, the inverter, a pulse generator, the first and second inputs of the first modulo-two adder, and a group the inputs of the memory block are the inputs of the code conversion block to the cosine and sine codes, the outputs of the memory block are connected to the information inputs of the first and second registers, the outputs of which are respectively the first and second groups of outputs of the code conversion block cosine and sine codes, the output of the pulse generator is connected to the control input of the second регистра и к одним входам первого элемента И и второго сумматора по модулю два, а через инвертор - к управл ющему входу первого регистра и к одному входу второго элемента И, первый и второй входы первого су::- матора по модулю два подключены к другим входам соответственно зторого элемента И и второга, сумматора по модулю два, выход первого сумматора по модулю два подключен к другому входу первого элемента И, выходы первого и второго элементов И через элемент ИЛИ подключены к первому входу блока- пам ти, а выход второго . сумматора по модулю два подключен к второму входу блока пам ти.register and to one input of the first element And the second adder modulo two, and through the inverter - to the control input of the first register and to one input of the second element And, the first and second inputs of the first soo :: modulo two are connected to the other inputs correspondingly, the second element And the second, modulo two, the output of the first modulo two is connected to another input of the first element, And the outputs of the first and second elements AND through the OR element are connected to the first input of the memory block, and the output of the second. Modulo two connected to the second input of the memory unit.
SU853921119A 1985-06-26 1985-06-26 Converter of a.c.balanced modulated signals to digital code SU1283970A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853921119A SU1283970A1 (en) 1985-06-26 1985-06-26 Converter of a.c.balanced modulated signals to digital code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853921119A SU1283970A1 (en) 1985-06-26 1985-06-26 Converter of a.c.balanced modulated signals to digital code

Publications (1)

Publication Number Publication Date
SU1283970A1 true SU1283970A1 (en) 1987-01-15

Family

ID=21186331

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853921119A SU1283970A1 (en) 1985-06-26 1985-06-26 Converter of a.c.balanced modulated signals to digital code

Country Status (1)

Country Link
SU (1) SU1283970A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1088045, кл. G 08 С 9/00, 1983. Авторское свидетельство СССР № 1123043, кл. G 08 С 9/00, . *

Similar Documents

Publication Publication Date Title
SU1283970A1 (en) Converter of a.c.balanced modulated signals to digital code
SU980113A1 (en) Displacement-to-code converter
SU907855A1 (en) Device for shaping frequency-modulated signals
SU907558A1 (en) Device for converting rectangular cartesian coordinates into polar ones
SU1425833A1 (en) Angle encoder
SU911583A1 (en) Displacement-to-code converter
SU798890A1 (en) Quadrature harmonic signal generator
SU1196857A1 (en) Device for transforming coordinates of vector
SU951331A1 (en) Sine-cosine converter
SU1059583A1 (en) Sine function generator
SU1123043A1 (en) Encoder of a.c.signals with balanced modulation
SU1278897A1 (en) Device for performing sine-cosine digital-analog generating
SU1751735A1 (en) Sine-cosine transformer
SU1283969A1 (en) Two-reading converter of sine-cosine modulated a.c.signals to digital code
SU1120386A1 (en) Shaft turn angle encoder
SU1425845A1 (en) Device for convolution of binry code to modulo k code
SU441572A1 (en) Device for converting polar coordinates to rectangular
SU1356184A1 (en) Balanced modulator
SU875402A1 (en) Function generating device
RU2070770C1 (en) Displacement-to-code converter
SU1684882A1 (en) Device for control over direct frequency converter
SU744528A1 (en) Generalized discrete function generator
SU1005088A1 (en) Function converter
SU449348A1 (en) Functional converter
SU1179536A2 (en) Shaft turn angle encoder