SU1282125A1 - Устройство приоритетного прерывани - Google Patents
Устройство приоритетного прерывани Download PDFInfo
- Publication number
- SU1282125A1 SU1282125A1 SU853849939A SU3849939A SU1282125A1 SU 1282125 A1 SU1282125 A1 SU 1282125A1 SU 853849939 A SU853849939 A SU 853849939A SU 3849939 A SU3849939 A SU 3849939A SU 1282125 A1 SU1282125 A1 SU 1282125A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- interrupt
- timer
- trigger
- output
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в ЭВМ, примен емых в качестве управл ющих устройств в различных системах и комплексах. Целью изобретени вл етс расширение функциональных возможностей за счет возможности обработки запросов с учетом времени вьщачи сигнала прерывани . Устройство содержит блок приоритетного прерывани , триггер и таймер . В устройстве запросы, наход щиес в ЭВМ более п тактов, обслуживаютс без прерывани , причем врем of-c- луживани запросов, которые должны бьши бы прервать обслуживание ранее поступивших в ЭВМ запросов, уменьшаетс . 2 ил.
Description
ю
00
ю сд
Изобретение относитс к вычислительной технике, а именно к устройствам приоритетного- прерывани цифровых вычислительных машин.
Цель Изобретени - расширение функциональных возможностей, за счет возможности обработки запросов с учетом времени выдачи сигнала пре- рьтани .
На фиг.1 изображена структурна схема устройства приоритетного прерывани дл ЭВМ; на фиг.2 - алгоритм функционировани устройства приоритетного прерывани дл ЭВМ.
10
вом выходе Q триггера 2 (переход из логической 1 в логический О) после сн ти сигнала с второго входа устройства и при наличии тактовых импульсов на втором входе таймера 3.
Если в течение отсчета п тактов таймером 3 на выходе БПП по вл етс нулевой сигнал, что соответствует в данном случае по влению запроса на прерывание более высокого приоритета чем у ранее записанного и обрабатываемого в ЭВМ, то этот сигнал переда етс через триггер 2 (с второго выхо да) на вход ЭВМ. Последн прекращаУстройство содержит блок 1 приори- ет обработку ранее прин того прерытетного прерывани , триггер 2 и таймер 3.
Устройство приоритетного прерывани работает следующим образом.
В исходном состо нии ЭВМ свободна и это ее состо ние зафиксировано в блоке 1 приоритетного прерывани . На выходе блока 1 приоритетного пре- рьшани (БПП) имеетс единичный сигнал (логическа 1). Аналогичный ему сигнал и на втором выходе триггера 2. Таймер 3 в исходном состо нии и на его выходе (соответственно и на третьем входе триггера 2) имеетс нулевой сигнал (логический О)
При поступлении на вход блока 1 приоритетного прерывани запроса на прерывание на выходе БПП, а соответственно и на втором выходе триггера 2 по вл етс нулевой сигнал (логический О), который фиксируетс ЭВМ. Одновременно на третий вход таймера 3 с первого выхода триггера 2 поступает единичный сигнал, обеспечивающий запуск таймера 3. ЭВМ, обнаружив сигнал прерывани , записывает его в свою пам ть, после чего вырабатывает и вьщает на вход блока приоритетного прерывани , а также и на второй вход таймера 3 сигнал рарешени приема кода ее нового состо ни . После записи нового состо ни ЭВМ в блок 1 приоритетного прерывани сигнал разрешени приема кода текущего состо ни ЭВМ с выхода БПП и второго входа таймера 3 снимаетс . Блок 1 приоритетного прерывани переходит в состо ние готовности к приему новых запросов на прерывание, а таймер 3 начинает отсчет заданного количества п тактов.
Заданное врем заноситс в таймер 3 в момент изменени сигнала на пер
вом выходе Q триггера 2 (переход из логической 1 в логический О) после сн ти сигнала с второго входа устройства и при наличии тактовых импульсов на втором входе таймера 3.
Если в течение отсчета п тактов таймером 3 на выходе БПП по вл етс нулевой сигнал, что соответствует в данном случае по влению запроса на прерывание более высокого приоритета чем у ранее записанного и обрабатываемого в ЭВМ, то этот сигнал передаетс через триггер 2 (с второго выхода ) на вход ЭВМ. Последн прекраща
вани , записывает вновь поступившее и посыпает сигнал разрешени приема кода нового состо ни ЭВМ в блок 1 приоритетного прерывани , а также на второй вход таймера 3. В блок 1 приоритетного прерывани записьшаетс это новое состо ние ЭВМ, а таймер 3 переходит в исходное состо ние (обнул етс ) . После сн ти сигнала с входа устройства блок 1 приоритетного прерывани переходит в состо ние готовности к приему новых запросов на прерывание, а таймер начинает новый отсчет п тактов.
Если во врем отсчета таймером 3 п тактов нулевой сигнал прерывани блока 1 приоритетного прерьшани не по вл етс , то таймер 3 по окончании отсчета вьщает на третий вход триггера 2 одиночный сигнал. При этом на втором выходе триггера 2 независимо от того, какой на его первом входе (соответственно на выходе прерьшани БПП) сигнал (логические О
Ш1И 1) имеетс единичный сигнал.
Только после обработки в ЭВМ записанного прерывани , когда она выдает на вход БПП и второй вход триггера 2-сигнад разрешени приема ее сос- 5 то ни , таймер 3 переходит в исходное состо ние (обнул етс ) и единич- ньй сигнал с третьего входа триггера 2 снимаетс .
Claims (1)
- 50 Формула изобретени Устройство приоритетного прерывани , содержащее блок приоритетного прерывани , причем группа входов запросов на прерывание устройства подключена к группе входов запросов на прерывание блока приоритетного прерывани , тактовый вход которого подключен к тактовому входу устройства.312группа входов кода текущего приоритета устройства подключена к группе входов кода текущего состо ни блока приоритетного прерьшани , вход разрешени приема кода текущего сое- то ни которого подключен к входу разрешени приема кода текущего состо ни устройства, группа выходов кода запроса блока приоритетного прерьшани соединена с группой выходов кода запросов устрбйства, отличающеес тем, что, с целью расширени функциональных возможностей за счет возможности обработки запросов с учетом времени выдачиОт ЭВМ- -254сигнала прерывани , в него введены триггер и таймер, причем D-вход триггера соединен с выходом прерывани блока приоритетного прерьшани тактовый вход устройства подключен к тактовому входу таймера и С-вхо- ду триггера, вход разрешени приема кода текущего состо ни устройства подключен к входу сброса таймера, выход которого подключен к V-входу триггера, первый выход которого подключен к входу запуска таймера, а второй выход триггера вл етс выходом обработки более приоритетного запрос , устройства.о5/К fBMфиг. 1Фиг.2j
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853849939A SU1282125A1 (ru) | 1985-01-24 | 1985-01-24 | Устройство приоритетного прерывани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853849939A SU1282125A1 (ru) | 1985-01-24 | 1985-01-24 | Устройство приоритетного прерывани |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1282125A1 true SU1282125A1 (ru) | 1987-01-07 |
Family
ID=21160777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853849939A SU1282125A1 (ru) | 1985-01-24 | 1985-01-24 | Устройство приоритетного прерывани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1282125A1 (ru) |
-
1985
- 1985-01-24 SU SU853849939A patent/SU1282125A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР .Р 807294, кл. G 06 F 9/46, 1981. Балашов Е.П., Пузанков Д.В. Микропроцессоры и микропроцессорные системы. М. i Радио и св зь, 1981, с.156, рис. 4.19. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100269582B1 (ko) | 직렬인터럽트 버스프로토콜 | |
SU1282125A1 (ru) | Устройство приоритетного прерывани | |
SU1644142A1 (ru) | Устройство приоритетного прерывани | |
SU1689958A2 (ru) | Устройство дл сопр жени источника информации с процессором | |
SU1336004A1 (ru) | Устройство дл обслуживани запросов | |
SU1633405A1 (ru) | Устройство приоритетной селекции сигналов | |
SU1432535A1 (ru) | Устройство дл сопр жени абонентов с ЭВМ | |
SU545983A1 (ru) | Устройство управлени каналами | |
SU1113803A1 (ru) | Устройство приоритетного прерывани дл микро-ЭВМ | |
SU1098001A1 (ru) | Устройство управлени прерыванием | |
SU1279072A1 (ru) | Преобразователь код-временной интервал | |
SU1411953A1 (ru) | Селектор импульсов по длительности | |
SU877542A1 (ru) | Устройство прерывани | |
SU1621032A1 (ru) | Устройство управлени прерыванием | |
SU1282143A1 (ru) | Устройство дл ввода информации | |
SU1200270A1 (ru) | Устройство управлени шаговым режимом микропроцессора | |
SU1656546A1 (ru) | Устройство дл сопр жени ЭВМ с каналом св зи | |
SU1030789A1 (ru) | Устройство дл ввода информации | |
SU754704A1 (ru) | УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ С IП И Р ОТ Н О - И М П У Л Ь С Н О И М ОД У Л я Н и Е и I | |
SU1290318A1 (ru) | Устройство управлени | |
SU1126961A2 (ru) | Устройство приоритета | |
SU1150624A1 (ru) | Устройство дл ввода информации | |
SU1283780A1 (ru) | Устройство дл сопр жени микроЭВМ с внешним устройством | |
RU2032935C1 (ru) | Арбитр сигналов | |
SU1695507A1 (ru) | Преобразователь код-временной интервал |