SU1277781A1 - Многоканальный преобразователь интервалов времени в цифровой код - Google Patents

Abstract

1. Многоканальный преобразователь интервалов времени в цифровой код, содержащий запоминающее устройство, первый счетчик импульсов, выход переполнения которого подключен к счетному входу второго счетчика, входной регистр, информационные входы которого соединены с информационными входами преобразователя, и шину считывания, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей за счет увеличения числа преобразуемых временных интервалов при неизменной емкости запоминающего устройства, в него дополнительно введены генератор тактовых импульсов, элемент И, элемент ИЛИ, триггер, мультиплексор и третий счетчик импульсов, причем выход генератора тактовых импульсов соединен с первым входом элемента И, выход которого подключен ко входу обнуления регистра и к первому входу элемента ИЛИ, выход которого соединен со счетным входом первого счетчика, выход переполнения которого подключен к R-входу триггера, S-вход которого соединен с шиной "Пуск" преобразователя, а прямой и инверсный выходы подключены соответственно ко второму входу элемента И и управляющему входу запоминающего устройства, адресные входы которого с 1 по n соединены соответственно с 1 по n информационными выходами первого счетчика, а информационные входы подключены к информационным выходом регистра, второй вход элемента ИЛИ подключен к шине "Считывание" преобразователя и счетному входу третьего счетчика, выходы разрядов которого являются выходными информационными шинами преобразователя, а стробирующий вход соединен с выходной шиной "Строб" и выходом мультиплексора, управляющие входы которого подключены к выходным шинам "Номера канала" преобразователя и информационным выходам второго счетчика, выход переполнения которого соединен с выходной шиной "Конец считывания", информационные входы мультиплексора с 1 по N подключены соответственно к 1 по N информационным выходам запоминающего устройства.2. Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что запоминающее устройство содержит N одноразрядных блоков памяти, управляющие входы "Запись-считывание" которых объединены и подключены к управляющему входу запоминающего устройства, адресные входы одноименных разрядов кода адреса отдельных блоков памяти соединены между собой и подключены к соответствующим адресным входам запоминающего устройства, а входы записи единицы всех блоков памяти соединены с информационными входами запоминающего устройства, а выходы каждого из блоков памяти подключены к соответствующим информационным выходам запоминающего устройства.3. Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что регистр содержит N RS-триггеров, R-входы которых объединены и подключены к входу обнуления, S-входы соединены с информационными входами, а прямые выходы подключены к информационным выходам регистра.