SU1274123A1 - Счетный триггер на КМДП-транзисторах с асинхронной записью константы - Google Patents

Счетный триггер на КМДП-транзисторах с асинхронной записью константы Download PDF

Info

Publication number
SU1274123A1
SU1274123A1 SU853841160A SU3841160A SU1274123A1 SU 1274123 A1 SU1274123 A1 SU 1274123A1 SU 853841160 A SU853841160 A SU 853841160A SU 3841160 A SU3841160 A SU 3841160A SU 1274123 A1 SU1274123 A1 SU 1274123A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inverse
direct
input
flip
bidirectional
Prior art date
Application number
SU853841160A
Other languages
English (en)
Inventor
Сергей Борисович Кузьмин
Виктор Павлович Наенко
Original Assignee
Войсковая Часть 45807-Р/1
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 45807-Р/1 filed Critical Войсковая Часть 45807-Р/1
Priority to SU853841160A priority Critical patent/SU1274123A1/ru
Application granted granted Critical
Publication of SU1274123A1 publication Critical patent/SU1274123A1/ru

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано при построении триггерных схем. Цель изобретени  - расширение функциональных возможностей путем создани  входа асинхронной записи произвольной константы . Устройство содержит D-триггеры 1 и 2, двунаправленные ключи 3 и 6, инверторы 4 и 5. Дл  достижени  поставленной цели в устройство введены двунаправленные ключи 9 и 13. Дополнительно в устройстве повьшзаетс  быстродействие за счет введени ,сигнала предварительной установки в,выходную ступень триггера. 1 ил. / (Л о 77 S

Description

Изобретение относитс  к импульсной технике и может быть использовано при построении триггерных систем.
Целью изобретени   вл етс  расши-. рение функциональных возможностей путем создани  входа асинхронной записи произвольной константы,
На чертеже изображена электрическа  принципиальна  схема счетного триггера на КМДП-транзисторах с асинхронной записью константы.
Устройство содержит последовательно соединенные первый и второй D-триггеры 1 и 2, каждый из которых содержит последовательно включенные двунаправленный ключ 3, первый и второй инверторы А и 5 и второй двунаправленный ключ 6, второй информационный вход которого соединен с входом первого инвертора 4, пр мой управл ющий вход первого двунаправленного ключа 3 соединен с инверсным управл ющим входом второго двунаправленного ключа 6, инверсный управл ющий вход первого двунаправленного ключа 3 соединен с пр мым управл ющим входом второго двунаправленного ключа 6, пр мой управл ющий вход первого двунаправленного ключа 3 первого D-триггера 1 соединен с шиной 7 пр мого первого тактового сигнала, инверсный управл ющий вход первого двунаправленного ключа 3 первого D-триггера 1 соединен с шиной 8 инверсного первого тактово о сигнала, первый дополнительный , ;о двунаправленный ключ 9, первый информационный вход которого соединен с шиной 10 записи константы, второй - с входом первого инвертора 4 первого D-триггера 1, а пр мой и инверсный управл ющие входы - соответственно с шинами 11 и 12 пр мого и инверсного сигналов управлени , второй дополнительный двунаправленный ключ 13, пр мой и инверсный управл ющие входы которого соединены соответственно с шинами 12 и 11 инверсного и пр мого сигнала управлени , первый информационный вход - с инверсным входом . второго D-триггера 2, а второй - с информационным входом первого D-триггера 1, инверсный управл ющий вход первого двунаправленного ключа 3 второго D-триггера 2 соединен с 14 инверсного второго тактового сигнала, пр мой управл ющий вход первого двунаправленного ключа 3 второго D-триггера 2 соединен с шиной 15
пр мого второго тактового сигнала, пр мой и инверсные выходы первого D-триггера 1 соединены соответственно с шинами 17 и 16 пр мого и инверсного выходов.
Счетный триггер работает следующим образом.
Устройство может работать в режиме асинхронной записи произвольной константы и в счетном режиме.
При подаче на шины 11 и 12 логической комбинации 10 двунаправленный ключ 13 закрываетс , а двунаправленный ключ 9 открываетс , разреша  прохождение логического сигнала с шины 10 на вход инвертора 4 триггера 1 В таком режиме асинхронной записи в триггер 1 можно записать логический О или 1,
При подаче на шины 11 и 12 логической комбинации 01 двунаправленный ключ 13 открываетс , а двунаправленный ключ 9 закрываетс . В этом счетном режиме сигнал с шины 10 блокируетс , а триггеры соедин ютс  в кольцо. При поступлении тактовых последовательностей по шинам 7 и 8, 15 и 14 логические состо ни  триггеров 1 и 2 будут альтернативно измен тьс 

Claims (1)

  1. Формула изобретени 
    Счетный триггер на ЩЦП-транзисторах с асинхронной записью константы, содержащий последовательно соединенные первый и второй D-триггеры, каждый из которых содержит последовательно включенные первый двунаправленный ключ, первый и второй инверторы и второй двунаправленный ключ, второй информационный вход которого соединен с входом первого инвертора пр мой управл ющий вход первого двунаправленного ключа соединен с инверсным управл ющим входом второго двунаправленного ключа, инверсный управл ющий вход первого двунаправленного ключа соединен с пр мым управл ющим входом второго двунаправленного ключа, пр мой управл ющий вход первого двунаправленного ключа первого D-триггера соединен с шиной пр мого первого тактового сигнала, инверсный управл ющий вход первого двунаправленного ключа первого Dтриггера соединён с шиной инверсного первого тактового сигнала, о т личаю-щийс  тем, что, с. целью расширени  функциональных возможностей путем создани  входа асинхронной записи произвольной константы , в него введены первый дополнительный двунаправленньгй ключ, первый ин формационный вход которого соединен с шиной записи константы, второй - с входом первого инвертора первого Dтриггера , а пр мой и инверсный управл ющие входы - соответственно с шинами пр мого и инверсного сигнала управлени , второй дополнительный двунаправленный ключ, пр мой и инверсный управл ющие входы которого соединены соответственно с шинами инверсного и пр мого сигнала управлеНИН , первый информационный вход - с инверсным выходом второго D-триггера а второй - с информационным входом первого D-триггера, инверсный управл ющий вход первого двунаправленного ключа второго D-триггера соединен с шиной инверсного второго тактового сигнала, пр мой управл ющий вход первого двунаправленного ключа второго D-триггера соединен с шиной пр мого второго тактового сигнала, пр мой и инверсные выходы первого Dтриггера соединены соответственно с шинами пр мого и инверсного выхода .
SU853841160A 1985-01-09 1985-01-09 Счетный триггер на КМДП-транзисторах с асинхронной записью константы SU1274123A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853841160A SU1274123A1 (ru) 1985-01-09 1985-01-09 Счетный триггер на КМДП-транзисторах с асинхронной записью константы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853841160A SU1274123A1 (ru) 1985-01-09 1985-01-09 Счетный триггер на КМДП-транзисторах с асинхронной записью константы

Publications (1)

Publication Number Publication Date
SU1274123A1 true SU1274123A1 (ru) 1986-11-30

Family

ID=21157609

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853841160A SU1274123A1 (ru) 1985-01-09 1985-01-09 Счетный триггер на КМДП-транзисторах с асинхронной записью константы

Country Status (1)

Country Link
SU (1) SU1274123A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Электроника, 1980, № 20, с. 46, рис. 3. RCA COS/MOS. Integrated circuits manual, 1973, Микросхема С04004 А. *

Similar Documents

Publication Publication Date Title
US4728822A (en) Data processing system with improved output function
GB1129464A (en) Digital frequency and phase detector
SU1274123A1 (ru) Счетный триггер на КМДП-транзисторах с асинхронной записью константы
KR910018988A (ko) 정보재생회로
SU1200379A1 (ru) Помехоустойчивый триггер
SU1182660A1 (ru) Импульсный ключ с запоминанием сигнала управлени
SU788178A1 (ru) Параллельный регистр
SU1285534A1 (ru) Запоминающее устройство на КМДП транзисторах
SU1681336A1 (ru) Д-триггер
SU1264312A1 (ru) Д-триггер
SU723773A1 (ru) Сенсорный переключатель
SU599227A1 (ru) Устройство дл вычитани частот двух независимых сигналов
KR910010457A (ko) 스위칭펄스를 이용한 1 트랙점프회로
SU1007189A1 (ru) Устройство дл временного разделени импульсных сигналов
SU1201876A1 (ru) Многостабильный триггер
JP2869981B2 (ja) ビットバッファ回路
SU1190516A1 (ru) Многопозиционный сенсорный переключатель
SU1132365A1 (ru) Устройство дл выполнени операции "логическа равнозначность" на феррит-ферритовых троичных элементах
SU1324106A1 (ru) Г-триггер
SU1491308A1 (ru) Импульсный ключ с запоминанием сигнала управлени
SU459857A1 (ru) Триггер =типа
SU396814A1 (ru) Всесоюзная
SU1262697A1 (ru) @ - @ -Триггер на МДП-транзисторах
SU879647A1 (ru) Запоминающий элемент
SU1078619A1 (ru) Устройство дл выполнени функции Вебба на троичных ферритовых элементах