SU1273955A1 - Устройство дл воспроизведени функций - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники . Устройство дл  воспроизведени  функций содержит блок задани  параметров функций, два буферных регистра ординат цифроаналоговый блок аппроксимации, регистр цикла, триггер, мультиплексор,.аналого цифровой преобразователь, блок сравнени  кодов, буферный и рабочий регистры длительности и форьл, блок изменени  периода и два сумматора. Повышение достоверности формировани  выходных сигналов достигаетс  на основе сравнени  заданных и фактических значений сумм длительностей подинт ер валов и узловых значений ординат воспроизводимой функции. Операци  сравнени  выполн етс  как дл  однократных, так и длп циклически воспроизводимых участков функций. При этом аналого-ци(й)овой преобразователь измер ет фактическое узловое значение ординаты на границе подина S тервала, которое суммируетс  с фак (Л тическим значением длительности, формируекым на выходе блока измерени  периода. Полученна  сумма сравниваетс  на блоке сравнени  кодов с суммарным значением кода, снимаемого с выхода :рабочего регистра длительности и выхода одного из бу ферных регистров ординат. 1 з.п. ф-лы, 3 ил. СЛ СП

Description

Изобретение относитс  к автоматике и вычислительной технике и может нлйти применение, в частности, при динамических и вибрационных испытани х различных конструкций, где требуетс  строгое соблюдение частоты и амплитуды управл ющего сигнала.

Цель изобретени  - повышение достоверности фop в poвaни  выходных сигналов.

На фиг.1 изображена блок-схема устройства дл  воспроизведени  функций; на фиг.2 - схема цифроаналогового блока аппроксимации; на фиг.З/ схема блока задани  параметров функций .

Устройство (фигЛ) содержит блок I задани  параметров функций, первый и второй буферные регистры 2 и 3 ординат , ци(|ч5оаналоговый блок аппроксимации 4, регистр 5 цикла, триггер 6, мультиплексор 7, аналого-цифровой преобразователь 8, блок 9 сравнени  кодов, буферный и рабочий регистры 10 и И длительности и формы, блок 12 измерени  периода, первый и втот рой сумматоры 13 и 14.

Цифроаналоговый блок аппроксимации 4 фиг.2 содержит два рабочих регистра 15 и 16 ординат; управл емый генератор 1 7 импульсов, ревер сивныйI счетчик 18, коммутатор форм 19, группу блоков пам ти 20, элемент И 21, элемент ИЛИ 22, переключатель 23, три цифроанапоговых преобразовател  24, 25 и 26, триггер 27.

Блок 1: задани  параметров может быть выполнен на микропроцессоре или по схеме (фиг.З), содержащей счетчик 28 адреса, узел 29 запоминани , регистр 30 полуциклов, узел 31 сравнени  кодов и счетчик 32 полуциклов . .

Устройство дл  воспроизведени  функций работает следующим образом.

На этапе подготовки по команде , Исходное положение из узла 29 в регистр 2 засылаетс  код ординаты конечной точки первого участка аппроксимации , в регистр 3 - код ординаты начальной точки первого участка , в регистр 10 - код длительности и формы первого участка, а в регистр 30 полуциклов - число полуциклов (если участок не циклический, то число полуциклов равно единице). Регистры 5,11, 15 и 16, счетчики 18 и 28 и триггер 27 обнулены. Таким

образом, в исходном состо нии на выходах преобразователей 24,24 и 26J а следовательно, и на выходе устройства формируютс  нулевые потенциалы Дпина разр дной сетки узла 29 пам ти такова, что информаци  в регистры 2, 3, 10 и 30 может быть записана одновременно

По команда Пуск(цепи приведени  в исходное состо ние и запуска устройства на чертеже не изображены) информаци  с регистра 2 переписываетс  в регистр 15, а с регистра 10 в регистр II. В результате иа выходе преобразовател  25 формируетс  потенциал ординаты конечной точки первого участка аппроксимации, на коммутатор фор1Ф1 19 приходит код, обеспечивающий выбор требу емой зоны пам ти 20, а на управл емый генератор 17 поступает код длительности первого участка аппроксимации. Так как счетчик 18 обнулен, то на выходе выбранной зоны пам ти 20 формируетс  нулевой код первой  чейки, следовательно , на выход преобразовател  24 передаетс  потенциал начальной ординаты первого участка с преобразовател  26 (в частности нольц). По команде Пуск мультиплексор 7 с помощью триггера 6 переключаетс  S такое состо ние, при котором к входу сумматора подключаетс  выход регистра 3, Той же командой запускаетс  блок 12 измерени  периода, а триг гер 27 переводитс  в единичное состо ние , снимающее блокировку счетчика 8 и разрешающее прохождение импульсов генератора 17 на счетный вход счетчика 18. Таким образом начинаетс  воспроизведение первого участка аппроксимации выходного сигнала устройства.

Claims (2)

1. В момент завершени  первого участка на выходе элемента ИЖ 22 формируетс  импульсный сигнал, поступающий на вход сброса триггера 27, тактирующий вход триггера 6, вход запуска аналого-цифрового преобразовател  8 и вход блока 12 измерени  периода . Триггер 27 блокирует работу счетчика 18, а триггер 6 переключает мультиплексор 7, соедин ющий с входом сумматора 13 выход регистра 2 в котором записана ордината конечной точки первого участка. Преобразователь 8 преобразует фактическое значение экстремума в конечной точке первогоучастка в цифровой код, а блок 12 формирует код фактической длительности первого участка (длительности времени между запуском устройства и завершением первого участка, определ емой импульсами с импульсного выхода окончани  подинтервалов блока 4J . На выходе сумматора 13 формируетс  код суммы заданных значений экстремума с выхода регистра 2 и длительности с выхода регистра П, На выходе сумматора 14 формируетс  код фактических значений того же экстремума и длительности. Блок 9 по .сигналу Конец преобразовани  преобразовател  8, .поступающему на его управл ющий вход с выхода преобразовател 8(не изображено) сравнивает коды заданного и фактического значений сумм экстремумов и длительностей с выходов сумматоров 13 и 14, Если эти коды равны, то на выходе блока 9сравнени  по вл етс  импульс, запускающий блок 1 и устанавливающий триггер 27 в единичное состо ние Выходной сигнал триггера 27 снимает блокировку со счетчика 18, разреша  формирование следующего участка аппроксимации . Если в момент поступи , лени  импульса Конец преобразовани  КОДЫ на входах блока 9 сравнени  не равны Друг другу, то устройство оста навливает работу. Необходимо устранить причину, вызвавшую неравенство названных кодов. Такое сравнение кодов производитс  после окончани  отработки каждого участка функции. Импульсный сигнал с выхода блока 9 приходит .на счетный вход счетчика 32 полуциклов и записывает в нем единицу, свидетельствующую, о нормаль ном окончании участка. Если участок не циклический, то узел 31 сравнивает состо ние счетчика 32 с единич ным состо нием регистра 30 и выдает на первом выходе сигнал, который записывает единицу в счетчик 28 адреса и сбрасывает счетчик 32, Код на выходе счетчика 28 измен етс , и из следующей  чейки узла 29 пам ти на регистры 2, 3,10 и 30 поступает нова  информаци  о следующем участке Если участок циклически повтор етс  то узел 31 сравнени  выдает на ётором выходе сигнал Цикл, поступающий на регистр 5 и запрещак ций через элемент И 21 блока 4 перезапись информации из буферных регистров 2 и 10 в рабочие регистры 11, 15 и 16. Информаци  в рабочих регистрах не измен етс , что приводит к генерации циклического сигнала до тех пор, пока на счетчике полуциклов 32 не накопитс  код, равный заданному числу полуциклов регистра 30. В этом случае узел сравнени  31 выдает на первом выходе сигнал на счетчик 28 адреса и регистра 5, Снимаетс  команда Цикл, и на цифровой выход блока 1 поступает нова  информаци . В процессе генерации циклического сигнала коды регистров 2 и 3, характеризующие максимум и минимум функции , остаютс  неизменными. Сигнал с импульсного выхода окончани  подинтервалов блока 4 блокирует работу счетчика 18, поступает на блок измерени  12 периода, запускает преобразователь 8 и через триггер 6 переключает мультиплексор 7 таким образом , чтобы к выходу сумматора 13 подключалс  выход соответствующего из регистров 2 или 3, Результат сравнени  с выхода блока 9 аналогично описанному переключает блок 1 и снимает блокировку счетчика 27, По окончании отработки циклической части выходного сигнала вне зави римости от числа экстремумов (четно или нечетного) триггер 6 по установочному входу переводитс  в такое положение, что через мультиплексор 7 вход сумматора 13 подключаетс  к выходу регистра 3, Этим исключаетс  нарушение синхронности при контроле выходного сигнала устройства. Таким образом, предлагаемое уст ройство за счет исключени  ошибокзадани  выходного сигнала позвол ет обеспечить повьш1ение достоверности его формировани . Формула изобретени  1, Устройство дл  воспроизведени  функций, содержащее блок задани  параметров функций, подключенный цифровым выходом к входам буферного егистра ординат и буферного регистра длительности и формы, а выходами признаков цикличности функции - к входам регистра цикла, соединенно- го выходом с входом разрешени  передачи данных цифроаналогового блока аппроксимации, подключенного первым . информационным входом к выходу буферного регистра ординат,сигнальным выходом - к выходу устройства, а вто рым информационным входом - к выходу рабочего регистра длительности и фор мы, информационный вход которого соединен с выходом буферного регистра длительности и формы, а вход управлени  записью - с импульсным выходом считывани  цифроаналогового блока аппроксимации, отличающеес  тем, что, с целью повышени  досто1верности формировани  выходных сигналов, в него введены муль типлексор, триггер, аЬалого-цнфровой преобразователь, два сумматора, блок измерени  периода, блок сравнени  кодов и второй буферный регистр ординат, подключенный ,входом к цифро вому выходу блока задани  параметров функции, а выходом - к первому инфор мационному входу мультиплексора, соединенного вторым информационным входом с выходом первого буферного регистра ординат, а управл ющим входом - с пр ьым выходом триггера, инверсный выход которого подключен к информационному входу триггера, установочный вход - к выходу регистра цикла, вход разрешени  записи к импульсному выходу окончани  подинтервала цифроаналогового блока аппроксимации , входу блока измерени  периода и входу запуска аналого-цифрового преобразовател , аналоговый вход которого соединен с сигнальным выходом цифроаналогового блока аппроксимации , причем входы первого сумматора подключены к выходам мультиплексора и рабочего регистра длительности и формы, входы второго сумматора соединены с выходами аналого-цифрового преобразовател  и блока изменени  периода, а выходы сумматоров подключены к входам блока сравнени  кодов, выход которого соединен с тактовым входом блока задани  параметров функций и входу разрешени  счета цифроаналогового бло .ка аппр оксимации.
2. 2. Устройство по п.1, о т л и чающеес  тем, что цифроаналоговый блок аппрокцимации содерит два-рабочих регистра ординат JT правл емый генератор импульсов, еверсивШ)1Й счетчик, коммутатор, группу блоков пам ти, элементы И и ЛИ, переключатель и три цифро-анаоговых преобразователей, триггер, при этом первый и второй рабочие регистры ординат подключены цифровыми входами к первому информационному входу цифроаналогового блока аппроксимации , а входами управлени  записью - к первому и второму выходам переключател  соответственно, вход переключател  соединен с импульсным выходом считывани  цифроаналогового блока аппроксимации и выходом элемента И, подключенного первым входом к входу разрешени  передачи данных ци4фоанапогового блока аппроксимации, а вторым входом -к импульсному выходу окончани  подинтервала цифроаналогового блока аппроксимации, входу сброса триггера и выходу элемента ИЛИ, входы которого соединены с выходами признаков переполнени  и обнулени  реверсивного счетчика, подключенного цифровым выходом к адресным входам блоков пам ти группы, а счетным входом - к выходу управл емого генератора импульсов, вход которого со.единен с первой группой разр дов второго информационного входа цифроаналогового блока аппроксимации, причем втора  группа разр дов второго информационного входа цифроаналогового блока аппроксимации подключена к входу коммутатора, выходы которого соединены с входами разрешени  считывани  блоков пам ти групгш , подключенных выходами к цифровому входу первого цифроаналогового преобразовател , соединенного выходом с сигнальным входом цифроаналогового блока аппроксимации, а тъгрвым и вторым аналоговыми входами - с выходами второго и третьего цифроаиалогощлх преобразователей соответственно , цифровые входы которых подключены к выходам первого и второго рабочих регистров ординат, при этом триггер соединен установочным входом с входом разрешени  счета ци45 оаналогового блока аппроксимации, а выходом - с входом блокировки реверсивного счетчика.

   Фиг.г

   qot/e.3