SU1272257A1 - Device for measuring duration of pulse signals - Google Patents

Device for measuring duration of pulse signals Download PDF

Info

Publication number
SU1272257A1
SU1272257A1 SU853889264A SU3889264A SU1272257A1 SU 1272257 A1 SU1272257 A1 SU 1272257A1 SU 853889264 A SU853889264 A SU 853889264A SU 3889264 A SU3889264 A SU 3889264A SU 1272257 A1 SU1272257 A1 SU 1272257A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
comparator
pulse
digital
Prior art date
Application number
SU853889264A
Other languages
Russian (ru)
Inventor
Владимир Александрович Вайцеховский
Анатолий Борисович Жуков
Владимир Михайлович Сидоров
Original Assignee
Новосибирский электротехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новосибирский электротехнический институт filed Critical Новосибирский электротехнический институт
Priority to SU853889264A priority Critical patent/SU1272257A1/en
Application granted granted Critical
Publication of SU1272257A1 publication Critical patent/SU1272257A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение может быть использовано в анализаторах импульсных сигналов. Цель изобретени  - повышение быстродействи  и помехоустойчивости устройства. Устройство содержит компараторы 1 и 13, регистр 8 подбора цифрового эквивалента, цифроаналоговый преобразователь 9, генератор 11 импульсов и счетчик 16 импульсов. Введение элементов И 3-7 и 15, реверсивного регистра 2 сдвига , элемента ИЛИ-НЕ 10, усилител  12, триггера 14 и образование новых функциональных св зей позвол ет обрабатывать импульс в реальном масштабе времени путем совмещени  аналого-цифрового Преобразовани  сигнала и определени  длительности имI пульсного сигнала, а также увеличивает порог запуска. 2 ил. (ЛThe invention can be used in analyzers of pulse signals. The purpose of the invention is to increase the speed and noise immunity of the device. The device contains comparators 1 and 13, a digital equivalent selection register 8, a digital-to-analog converter 9, a pulse generator 11 and a pulse counter 16. The introduction of AND 3-7 and 15, the reverse shift register 2, the element OR-NOT 10, amplifier 12, trigger 14 and the formation of new functional connections allows the pulse to be processed in real time by combining the analog-digital signal conversion and determining its duration. pulse signal, and also increases the trigger threshold. 2 Il. (L

Description

Изобретение относитс  к электрои мерительной технике и может быть использовано в анализаторах импульсных сигналов при измерении длитель ности импульсных сигналов с крутым передним фронтом. Цель изобретени  - повышение бы стродействи  за счет обработки импульса в реальном масштабе времени путем совмещени  аналого-цифрового преобразовани  сигнала и определени  длительности импульсного сигнала и помехоустойчивости за счет уве личени  порога запуска. На фиг, 1 приведена блок-схема устройства дл  измерени  длительнос ти импульсных сигналов; на фиг. 2 временные диаграммы, по сн ющие работу устройства. Устройство дл  измерени  длитель ности импульсных сигналов содержит первый компаратор 1 , реверсивный ре гистр 2 сдвига, п ть элементов И 3регистр 8 подбора цифрового эквивалента , цифроаналоговый преобразователь 9, элемент ИЛИ-НЕ 10, генерато 11 импульсов, усилитель 12, второй компаратор 13, триггер 14, шестой элемент И 15 и счетчик 16 импульсов счетный вход которого соединен с вы ходом шестого элемента И 15. Первый вход шестого элемента И 15 св зан с выходом триггера 14, а второй вход - с объединенными между собой выходом генератора 1 импульсов , первым входом элемента ИЛИ НЕ 10 и вторыми входами первых четы рех элементов И 3-6, причем второй вход п того элемента И 7 подключен к инверсному выходу первого компара тора 1, а выходы первых четырех эле ментов И 3-6 соединены с соответствующим входом регистра 8 подбора ци рового эквивалента, выходы которого св заны с входами цифроаналогового преобразовател  9. Выход цифроаналогового преобразо вател  9 св зан с вторым входом пер вого компаратора 1 и с входом усили тел  12, выход которого подключен к второму входу второго компаратора 13. Первый вход второго компаратора 13 св зан с первым входом первого компаратора 1 и подключен к шине входного сигнала. Пр мой и инверсны выходы первого компаратора I соответственно соединены с входами управлени  реверсивного регистра 2 7 двига, тактовый вход которого под;дачен к выходу элемента ИЛИ-НЕ 10, ричем второй вход элемента ИЛИЕ 10 св зан с выходом п того элемена И 7 , а третий - с выходом старшего разр да реверсивного регистра 2 сдвига. Кроме того, выход второго компаратора 13 подключен к Р,-входу триггера 14, S-вход которого соединен с выходом третьего разр да реверсивного регистра 2 сдвига, причем вторые входы первых п ти элементов И 3-6 соответственно подключены к выходам реверсивного регистра 2 сдвига . Устройство работает следующим образом . В исходном состо нии регистр 8 подбора цифрового эквивалента, триггер 14 и счетчик 16 импульсов наход тс  в нулевом состо нии, а в первой  чейке реверсивного регистра 2 сдвига записана логическа  1 (установка в исходное состо ние перечисленных элементов устройства не показана ) . Управление работой реверсивного регистра 2 сдвига осуществл етс  с помощью сигналов, поступающих на его входы V и Vj с пр мого и инверсного выходов первого компаратора 1. В зависимости от этих сигналов измен етс  режим работы регистра 2 сдвига. С приходом тактового импульса, при 1 и , осуществл етс  сдвиг 1 из первой  чейки реверсивного регистра 2 сдвига во вторую, т.е. сдвиг I вправо, а при V 0 и V. 1 1 в обратную осуществл етс  сдвиг сторону, т.е. влевоЭлемент ИЛИ-НЕ 10 введен в схему устройства дл  предотвращени  сдвига 1 из первой  чейки влево и из старшей  чейки реверсивного регистра 2 сдвига вправо, так как в противном случае реверсивный регистр 2 сдвига полностью обнул етс , а это, в свою очередь, приводит к нарушению работоспособности устройства . При наличии О на втором и третьем входах элемента ИЛИ-НЕ 10 разрешаетс  прохождение тактовых импульсов от генератора 11 импульсов на счетный вход реверсивного регистра 2 сдвига. Как только 1 перепишетс  в старший разр д реверсивного регистра 2 сдвига, элемент ИЛИ-НЕ 10 запрещает сдвиг 1 впра3 во. Как только I запишетс  в первую  чейку реверсивного регистра 2 сдвига и если на инверсном выходе будет присутствовать уровень логической 1, элемент ИЛИ-НЕ 10 запираетс  и запрещает сдвиг 1 влево . Импульсное воздействие, подлежащее измерению (фиг. 2, лини  l), поступает на входную шину устройства . С помощью импульсов, поступаюИ1ИХ с генератора 1 I тактовых импуль сов, производитс  дискретизаци  вхо ного сигнала во времени. Так как регистр 8 подбора цифрового эквивалента находитс  в первый момент вре мени t в нулевом состо нии, то выходное напр жение цифроаналогового преобразовател  9 (фиг. 2, лини  II) равно нулю. При увеличении Ugjj(t) компаратор 1 срабатывает и на его пр мом выходе подавл етс  сигнал логической 1, а на инверсном о. Вследствие этого в реверсивном регистре 2 сдвига производит с  сдвиг 1 из первой  чейки во вт рую. Элемент И 6 открываетс , и тактовый импульс с выхода генератора 11 импульсов поступает на счетны вход первого триггера регистра 8 подбора цифрового эквивалента. По , заднему фронту тактового импульсаданный триггер устанавливаетс  в единичное состо ние. С помощью цифроаналогового преобразовател  9 код регистра 8 подбора цифрового эквива лента преобразуетс  в напр жение вых.цап которое поступает на первый вход компаратора . На первом такте преобразовани  вык. единичном состо нии находитс  только триггер младшего разр да регистра 8 (q - величина одного кванта преобразовани  по уровню). Затем происходит сравнение Ue;)-c,lU«, Если ,, то компаратор I не измен ет своего состо ни . Элемент ИЛИ-НЕ fO открыт, и вторым тактовым импульсом J,записанна  во второй  чейке реверсивного регистра 2 сдвига, сдвигаетс  в его третью  чейку. Элемент И 6 запираетс , а элемент И 5 открьгеаетс , и по заднему фронту второго тактового импульса второй триггер регистра 8 подбора цифрового эквивалента пере водитс  в единичное состо ние. Тогда (фиг. 2, момент времени 57 1„ ). В дальнейшем процесс преобразовани  повтор етс . Как только Ug(t) происходит сдвиг 1 в реверbWK .ЦОПf сивном регистре 2 сдвига влево (фиг.г, момент времени t ), тем самым уменьшаетс  величина приращени  выходного сигнала цифроаналогового преобразовател  9. Как только 1 в реверсивном регистре 2 сдвига при ее сдвиге влево достигнет первой его  чейки, первые четыре элемента И 3-6 запираютс , тем самым предотвраща  поступление тактовых импульсов на счетные входы регистра 8 подбора цифрового эквивалента . Изменение состо ний триггеров регистра 8 подбора цифрового эквивалента прекращаетс , и на его выходе фор .мируетс  цифровой эквивалент, соответствующий пиковому значению импульсного воздействи . На третьем такте преобразовани  (фиг. 2, момент времени tj ) 1, записанна  во второй  чейке реверсивного регистра 2 сдвига , переписываетс  в его третью  чейку , одновременно поступает на В-вход триггера и переводит его в единичное состо ние. Шестой элемент И 15 открываетс  (фиг. 25), и тактовые импульсы генератора 11 импульсов (фиг. 2б) поступают на счетный вход счетчика 16 импульсов (фиг. 2г). Сигнал, соответствующий ,;;. с выхода цифроаналогового преобразовател  9 поступает на вход усилител  12, коэффициент усилени  которого равен 0,1. На выходе усилител  12 формируетс  сигнал уровн  0,1 , который поступает на первый вход второго компаратора 13, на второй вход которого поступает сигнал -g(t) Как только Ug,(t) станет меньше второй компаратор 13 срабатывает и переводит триггер 14 в нулевое состо ние , тестой элемент И 15 закрываетс  и прекращаетс  дальнейшее поступление тактовых импульсов на счетный вход счетчика 16 импульсов, т.е. на выходе триггера 14 формируетс  импульс длительностью, равной лительности измер емого импульсного воздействи , определ емой по переднему фронту на фиксированном уровне , а по заднему фронту - на уровне ,1 Ц,. На выходе счетчика 16 имульсов формируетс  двоичный код, квивалентный длительности измер еого импульсного воздействи .The invention relates to electrical measuring technique and can be used in analyzers of pulse signals when measuring the duration of pulse signals with a steep leading edge. The purpose of the invention is to increase the speed by real-time pulse processing by combining the analog-digital signal conversion and determining the pulse signal duration and noise immunity by increasing the trigger threshold. Fig. 1 is a block diagram of a device for measuring the duration of pulse signals; in fig. 2 timing diagrams explaining the operation of the device. The device for measuring the duration of the pulse signals contains the first comparator 1, the reversing register of the shift 2, the five elements AND 3 register 8 for the selection of the digital equivalent, the digital-analog converter 9, the element OR-NOT 10, the generator 11 pulses, the amplifier 12, the second comparator 13, the trigger 14, the sixth element 15 and the pulse counter 16 whose counting input is connected to the output of the sixth element 15. The first input of the sixth element 15 is connected to the output of the trigger 14 and the second input to the combined output of the pulse generator 1, first input element OR NOT 10 and the second inputs of the first four elements AND 3-6, with the second input of the fifth element AND 7 connected to the inverse output of the first comparator 1, and the outputs of the first four elements And 3-6 connected to the corresponding input of the register 8 the selection of a dim equivalent whose outputs are connected to the inputs of the digital-to-analog converter 9. The output of the digital-to-analog converter 9 is connected to the second input of the first comparator 1 and to the input of the force 12, the output of which is connected to the second input of the second comparator 13. The first input is the second The first comparator 13 is connected to the first input of the first comparator 1 and is connected to the input signal bus. The direct and inverse outputs of the first comparator I are respectively connected to the control inputs of the reverse register 2 7 motor, the clock input of which is under the input to the output of the OR-NOT 10 element, and the second input of the element ILIE 10 is connected to the output of the first element And 7, and the third is with the release of the higher bit of the reverse shift register 2. In addition, the output of the second comparator 13 is connected to the P, -input of the trigger 14, the S-input of which is connected to the output of the third bit of the reverse shift register 2, and the second inputs of the first five elements And 3-6, respectively, are connected to the outputs of the reverse shift register 2 . The device works as follows. In the initial state, the digital equivalent selection register 8, the trigger 14 and the pulse counter 16 are in the zero state, and logical 1 is recorded in the first cell of the reverse shift register 2 (the initial setting of the listed device elements is not shown). The operation of the reversing shift register 2 is controlled by the signals arriving at its inputs V and Vj from the direct and inverse outputs of the first comparator 1. Depending on these signals, the behavior of the shift register 2 changes. With the arrival of the clock pulse, at 1 and, the shift 1 from the first cell of the reverse register 2 shift to the second, i.e. I shift to the right, and when V 0 and V. 1 1, the side shift is reversed, i.e. left The OR-NOT 10 element is inserted into the device circuit to prevent the 1 shift from the first cell to the left and from the upper cell of the reverse shift register 2 to the right, because otherwise the reverse shift register 2 completely zeroes, and this in turn leads to a violation device health. If O is present, the second and third inputs of the OR-NOT 10 element allow the passage of clock pulses from the generator of 11 pulses to the counting input of the reverse shift register 2. As soon as 1 is rewritten in the high-order bit of the reverse shift register 2, the OR-NOT 10 item prohibits the shift 1 in the right direction. As soon as I is written in the first cell of the reverse shift register 2 and if at the inverse output there is a logic level 1, the OR-NOT 10 element is locked and prohibits the shift 1 to the left. The impulse action to be measured (Fig. 2, line l) is fed to the input bus of the device. With the help of pulses coming from the generator I of 1 clock pulses, the input signal is sampled in time. Since the digital equivalent selection register 8 is at the first moment of time t in the zero state, the output voltage of the digital-to-analog converter 9 (Fig. 2, line II) is zero. As Ugjj (t) is increased, the comparator 1 is triggered and at its direct output the signal logical 1 is suppressed, and inverse o is suppressed. As a result, in the reverse register 2, the shift produces with shift 1 from the first cell into the second. Element And 6 opens, and a clock pulse from the output of the generator 11 pulses is fed to the counting input of the first trigger register 8 selection of the digital equivalent. On, the trailing edge of the clock pulse, the trigger is set to one. With the help of a digital-to-analog converter 9, the code of the register 8 for selecting a digital equivalent of the tape is converted into an output voltage that goes to the first input of the comparator. On the first cycle, the conversion is off. the unit state is only the low-order trigger of register 8 (q is the magnitude of one conversion quantum by level). Then Ue;) - c, lU "is compared, If, then the comparator I does not change its state. The OR-NOT fO element is open, and the second clock J, recorded in the second cell of the reverse shift register 2, is shifted into its third cell. The AND 6 element is locked, and the AND 5 element is cleared, and on the falling edge of the second clock pulse, the second trigger of the digital equivalent selection register 8 is transferred to one state. Then (fig. 2, moment of time 57 1 „). Further, the conversion process is repeated. As soon as Ug (t) is shifted 1 in reverb bWK. DCP of the active shift register 2 to the left (Fig. D, time t), the output signal of the D / A converter 9 decreases. As soon as 1 in the reverse shift register 2 during its shift to the left it will reach its first cell, the first four elements And 3-6 are locked, thereby preventing the arrival of clock pulses at the counting inputs of the register 8 selection of the digital equivalent. The change in the state of the triggers of the digital equivalent selection register 8 is stopped, and a digital equivalent corresponding to the peak value of the pulse action is formed at its output. In the third conversion cycle (Fig. 2, time tj) 1, recorded in the second cell of the reverse shift register 2, is rewritten into its third cell, simultaneously arrives at the B input of the trigger and translates it into a single state. The sixth element 15 opens (Fig. 25), and the clock pulses of the pulse generator 11 (Fig. 2b) arrive at the counting input of the pulse counter 16 (Fig. 2d). The signal corresponding to ;;. from the output of the digital-to-analog converter 9 is fed to the input of the amplifier 12, the gain of which is 0.1. The output of amplifier 12 generates a signal of a level of 0.1, which is fed to the first input of the second comparator 13, the second input of which receives the signal -g (t). As soon as Ug (t) becomes smaller, the second comparator 13 triggers and converts trigger 14 to zero the state, the test element AND 15 is closed and the further arrival of the clock pulses to the counting input of the counter 16 pulses is stopped, i.e. at the output of the trigger 14, a pulse is formed with a duration equal to the duration of the measured pulse action determined by the leading edge at a fixed level, and by the falling edge at a level of 1 C ,. At the output of the pulse counter 16, a binary code is generated, equivalent to the duration of the measured pulse action.

Устройство дл измерени  длительности импульсных сигналов выполнено на современных интегральньтх микросхемах . Регистр 8 подбора цифрового эквивалента может быть выполнен на триггерах со счетным входом, причем пр мой выход предыдущего триггера св зан, дл  осуществлени  операции суммировани  через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ со счетным входом последующего триггера. На второй вход элемента ИСКШОЧАКЩЕЕ ИЛИ подаетс  сигнал с выхода первых четьфех элементов И 3-6. Генератор I1 импульсов может быть реализован по стандартной схеме автоколебательного мультивибратора.A device for measuring the duration of the pulse signals is made on modern integrated circuits. The digital equivalent selection register 8 can be executed on triggers with a counting input, and the direct output of the previous trigger is connected, for the operation of summing through an EXCLUSIVE OR element with a counting input of the subsequent trigger. At the second input of the element EXCEPTING OR the signal is output from the output of the first chatter of elements AND 3-6. The pulse generator I1 can be implemented according to the standard self-oscillating multivibrator circuit.

Claims (1)

Формула изобретени Invention Formula Устройство дл  измерени  длительности импульсных сигналов, содержащее последовательно соединенные регистр подбора цифрового эквивалента, цифроаналоговый преобразователь и первьй компаратор, генератор импульсов , второй компаратор и счетчик импульсов , отличающеес  тем, что, с целью повьш1ени  быстродействи , в него введены усилитель, триггер, шесть элементов И, элемент ИЛИ-НЕ и реверсивный регистр сдвига, первый и второй входы управлени  которого соединены соответственно с пр мым и инверсным выходами первогоA device for measuring the duration of pulse signals, containing a serially connected digital equivalent selection register, a digital-to-analog converter and a first comparator, a pulse generator, a second comparator and a pulse counter, characterized in that, in order to increase speed, an amplifier, trigger, six elements And , the element OR-NOT and the reverse shift register, the first and second control inputs of which are connected respectively to the direct and inverse outputs of the first компаратора, а тактовый вход соединен с выходом элемента ИЛИ-НЕ, причем выходы реверсивного регистра сдвига соответственно подключены кthe comparator, and the clock input is connected to the output of the element OR NOT, and the outputs of the reverse shift register, respectively, are connected to первым входам первых п ти элементов И, вторые входы которых объединены, кроме входа п того элемента И, и подключены к выходу генератора импульсов и к первому входу элементаthe first inputs of the first five elements And, the second inputs of which are combined, except for the input of the fifth element And, and connected to the output of the pulse generator and to the first input of the element ИЛИ-НЕ, второй вход которого соединен с выходом п того элемента И, а третий вход - с выходом последнего разр да реверсивного регистра сдвига , при этом второй вход п тогоOR NOT, the second input of which is connected to the output of the first element AND, and the third input - to the output of the last digit of the reverse shift register, while the second input of the fifth элемента И подключен к инверсному выходу первого компаратора, а выходы первого, второго, третьего и четвертого элементов И соединены с соответствующими счетными входами регистра подбора цифрового эквивалента , выход цифроаналогового преобразовател  через усилитель подключен к первому входу второго компаратора , второй вход которого соединен сelement I is connected to the inverse output of the first comparator, and the outputs of the first, second, third and fourth elements are connected to the corresponding counting inputs of the digital equivalent selection register, the output of the digital-to-analog converter is connected through an amplifier to the first input of the second comparator, the second input of which is connected to первь&1 входом первого компаратора и подключен к щине входного сигнала, а выход второго компаратора соединен с R-входом триггера, S-вход которого соединен с выходом третьегоThe first & 1 input of the first comparator is connected to the input signal bar, and the output of the second comparator is connected to the R input of the trigger, whose S input is connected to the output of the third разр да реверсивного регистра сдвига, причем выход триггера соединен с первым вводом шестого элемента И,второй .вход которого соединен с выходом генератора импульсов, а выход подключен кdischarge reversing shift register, and the trigger output is connected to the first input of the sixth element And, the second input is connected to the output of the pulse generator, and the output is connected to счетному входу счетчика импульсов.counting input pulse counter.
SU853889264A 1985-04-24 1985-04-24 Device for measuring duration of pulse signals SU1272257A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853889264A SU1272257A1 (en) 1985-04-24 1985-04-24 Device for measuring duration of pulse signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853889264A SU1272257A1 (en) 1985-04-24 1985-04-24 Device for measuring duration of pulse signals

Publications (1)

Publication Number Publication Date
SU1272257A1 true SU1272257A1 (en) 1986-11-23

Family

ID=21174934

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853889264A SU1272257A1 (en) 1985-04-24 1985-04-24 Device for measuring duration of pulse signals

Country Status (1)

Country Link
SU (1) SU1272257A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Информационный листок № 223-77, УДК 621.317.795. Новосибирск, 1977. ; Авторское свидетельство СССР № 1092415, кл. G 01 R 13/02, 1983. *

Similar Documents

Publication Publication Date Title
SU1272257A1 (en) Device for measuring duration of pulse signals
SU1444945A1 (en) Multichannel a-d converter
SU1674364A1 (en) Analog-to-digital converter
JPS6348456B2 (en)
SU1170594A2 (en) Converter of time intervals between two pulses
SU1383210A1 (en) Device for measuring width of pulse signals
SU1476403A2 (en) Phase-difference-to-voltage converter
SU1401458A1 (en) Generator of random pulse train
SU930654A1 (en) Analogue-digital converter
SU1287264A1 (en) Device for detecting pulse loss
SU1742985A1 (en) Analog-to-digital amplitude detector
SU1765892A1 (en) Recirculation code-to-number converter of single pulses
SU726489A1 (en) Arrangement for converting phase shift into digital code
SU1631510A2 (en) Recirculating time-to-number converter for conversion of short single pulses
SU1182428A1 (en) Analog-digital deviometer
RU1798905C (en) Pulse-width converter digital tracing electric drive
SU1029193A1 (en) Hybrid computing device
SU1750043A1 (en) Voltage comparator
SU1239843A1 (en) Device for converting pulse train
SU1485140A1 (en) Converter of pulsed voltage amplitude value to dc voltage
SU653741A1 (en) Width-modulated signal-to-voltage converter
SU764124A1 (en) Binary code-to-time interval converter
RU2276457C2 (en) Analog-digital converter
SU1095392A1 (en) Analog-to-discrete converter
SU621089A1 (en) Amplitude-time converter