RU2276457C2

RU2276457C2 - Analog-digital converter

Info

Publication number: RU2276457C2
Application number: RU2004120732/09A
Authority: RU
Inventors: Владимир Ильич Баженов (RU); Владимир Ильич Баженов; Николай Иванович Горбатенков (RU); Николай Иванович Горбатенков; Николай Петрович Федулов (RU); Николай Петрович Федулов; кова Лариса Васильевна Хом (RU); Лариса Васильевна Хомякова
Original assignee: Открытое акционерное общество "Раменское приборостроительное конструкторское бюро"
Priority date: 2004-07-08
Filing date: 2004-07-08
Publication date: 2006-05-10
Also published as: RU2004120732A

Abstract

FIELD: electric engineering, namely, engineering of devices for transforming analog signals to digital code.

SUBSTANCE: device has integrator on direct current amplifier, standard voltage source, commutator, generator, threshold device, control block, trigger, inverters, elements 2AND-NOT, reverse counter, register, processor.

EFFECT: increased precision of conversion.

4 dwg

Description

Изобретение относится к области электротехники, а именно к устройствам преобразования аналоговых сигналов в цифровой код.The invention relates to the field of electrical engineering, and in particular to devices for converting analog signals to digital code.

Известен аналого-цифровой преобразователь [1], содержащий схему сравнения, подключенную к генератору, датчик преобразуемого напряжения, блок управления, соединенный с генератором импульсов, счетчик.Known analog-to-digital Converter [1], containing a comparison circuit connected to a generator, a converted voltage sensor, a control unit connected to a pulse generator, a counter.

Наиболее близким по технической сущности является аналого-цифровой преобразователь, содержащий интегратор на усилителе постоянного тока, пороговое устройство, коммутатор, источник образцового напряжения с выходами положительного и отрицательного потенциалов, генератор с первым выходом первой тактовой частоты, блок управления, первый триггер, счетчик, причем вход аналого-цифрового преобразователя и выход коммутатора подключены к входу усилителя постоянного тока, выход которого подключен к первому входу порогового устройства, выход порогового устройства соединен с первым входом триггера, инверсный выход которого подключен к управляющему входу коммутатора, выходы положительного и отрицательного потенциалов источника образцового напряжения подключены к входам коммутатора, первый выход блока управления подключен к входу обнуления счетчика.The closest in technical essence is an analog-to-digital converter containing an integrator on a DC amplifier, a threshold device, a switch, a reference voltage source with outputs of positive and negative potentials, a generator with a first output of the first clock frequency, a control unit, a first trigger, a counter, and the input of the analog-to-digital converter and the output of the switch are connected to the input of the DC amplifier, the output of which is connected to the first input of the threshold device, the output thresholds of devices connected to the first input of the flip-flop, an inverse output of which is connected to the control input of the switch, the outputs of the positive and negative potentials of exemplary voltage source connected to the inputs of the switch, the first control unit output is connected to the input of the counter is reset.

Недостатком такого аналого-цифрового преобразователя является погрешность преобразования аналогового сигнала в цифровой код вследствие потери информации при преобразовании.The disadvantage of such an analog-to-digital converter is the error in converting the analog signal to a digital code due to loss of information during conversion.

Техническим результатом изобретения является повышение точности преобразования аналогового сигнала в цифровой код.The technical result of the invention is to increase the accuracy of converting an analog signal to a digital code.

Данный результат достигается в аналого-цифровом преобразователе, содержащем интегратор на усилителе постоянного тока, пороговое устройство, коммутатор, источник образцового напряжения с выходами положительного и отрицательного потенциалов, генератор с первым выходом первой тактовой частоты, блок управления, первый триггер, счетчик, причем вход аналого-цифрового преобразователя и выход коммутатора подключены к входу усилителя постоянного тока, выход которого подключен к первому входу порогового устройства, выход порогового устройства соединен с первым входом триггера, инверсный выход которого подключен к управляющему входу коммутатора, выходы положительного и отрицательного потенциалов источника образцового напряжения подключены к входам коммутатора, первый выход блока управления подключен к входу обнуления счетчика, тем, что введены первый и второй инверторы, первое и второе логические устройства 2И-НЕ, регистр, процессор, в качестве счетчика применен реверсивный счетчик, генератор дополнительно имеет второй выход второй тактовой частоты, по крайней мере, в два раза меньшей первой тактовой частоты, третий выход третьей тактовой частоты, по крайней мере, на два порядка меньшей первой тактовой частоты, четвертый выход с напряжением пилообразной формы, частота которого больше третьей тактовой частоты, но меньше второй тактовой частоты по крайней мере на порядок, к второму входу порогового устройства подключен четвертый выход генератора, второй выход генератора подключен к тактовому входу первого триггера и к входу первого инвертора, выход которого подключен к первым входам первого и второго логических устройств 2И-НЕ, к инверсному выходу первого триггера подключены второй вход второго логического устройства 2И-НЕ и вход второго инвертора, к выходу которого подключен второй вход первого логического устройства 2И-НЕ, выход первого логического устройства 2И-НЕ подключен к первому входу блока управления, к второму входу которого подключен выход второго логического устройства 2И-НЕ, к третьему входу блока управления подключен первый выход генератора, третий выход которого подключен к четвертому входу блока управления, второй выход блока управления подключен к суммирующему входу реверсивного счетчика, к вычитающему входу которого подключен третий выход блока управления, четвертый выход блока управления подключен к входу разрешения записи регистра, выход реверсивного счетчика соединен многопроводной линией с входом данных регистра, выход которого соединен многопроводной линией с входом процессора, выход процессора подключен к входу разрешения чтения регистра, блок управления выполнен на третьем, четвертом, пятом, шестом, седьмом, восьмом, девятом и десятом инверторах, втором, третьем, четвертом, пятом, шестом, седьмом и восьмом триггерах, третьем, четвертом и пятом логических устройствах 2И-НЕ, логическом устройстве И, триггеры с первого по восьмой по счету выполнены как D-триггеры, вход третьего инвертора является первым входом блока управления, вход четвертого инвертора является вторым входом блока управления, к выходу третьего инвертора подсоединен вход D второго триггера, с входом С второго триггера, являющимся третьим входом блока управления, соединены входы С третьего и восьмого триггеров, а также вход пятого инвертора, вход С четвертого триггера является четвертым входом блока управления, к входам логического устройства И подключены выход четвертого триггера и инверсные выходы второго и третьего триггеров, к входам С пятого, шестого и седьмого триггеров подключен выход пятого инвертора, прямой выход второго триггера подсоединен к первому входу третьего логического устройства 2И-НЕ и к входу D пятого триггера, инверсный выход которого подключен к второму входу третьего логического устройства 2И-НЕ, прямой выход третьего триггера подсоединен к первому входу четвертого логического устройства 2И-НЕ и к входу D седьмого триггера, инверсный выход которого подключен ко второму входу четвертого логического устройства 2И-НЕ, выход логического устройства И подключен к входу D шестого триггера, выход которого соединен с входом D восьмого триггера и с первым входом пятого логического устройства 2И-НЕ, инверсный выход восьмого триггера подключен к второму входу пятого логического устройства 2И-НЕ, выход которого соединен с входом R четвертого триггера и с входом шестого инвертора, выход шестого инвертора подключен к входу седьмого инвертора, выход которого соединен с входом восьмого инвертора, выход восьмого инвертора соединен с входом девятого инвертора, выход которого подключен к входу десятого инвертора, выход третьего логического устройства 2И-НЕ, являющийся вторым выходом блока управления, предназначен для подключения к суммирующему входу реверсивного счетчика, выход четвертого логического устройства 2И-НЕ, являющийся третьим выходом блока управления, предназначен для подключения к вычитающему входу реверсивного счетчика, выход шестого инвертора, являющийся четвертым выходом блока управления, предназначен для подключения к входу разрешения записи регистра, выход десятого инвертора, являющийся первым выходом блока управления, предназначен для подключения к входу обнуления реверсивного счетчика.This result is achieved in an analog-to-digital converter containing an integrator on a DC amplifier, a threshold device, a switch, a reference voltage source with outputs of positive and negative potentials, a generator with a first output of the first clock frequency, a control unit, a first trigger, a counter, and an analog input -digital converter and switch output are connected to the input of the DC amplifier, the output of which is connected to the first input of the threshold device, the output of the threshold device VA is connected to the first input of the trigger, the inverse output of which is connected to the control input of the switch, the outputs of the positive and negative potentials of the reference voltage source are connected to the inputs of the switch, the first output of the control unit is connected to the input of zeroing the counter, so that the first and second inverters, the first and second logical devices 2I-NOT, register, processor, a reverse counter is used as a counter, the generator additionally has a second output of the second clock frequency, at least two times less than the first clock frequency, the third output of the third clock frequency, at least two orders of magnitude less than the first clock frequency, the fourth output with a sawtooth voltage, the frequency of which is greater than the third clock frequency, but less than the second clock frequency by at least an order of magnitude, to the fourth output of the generator is connected to the second input of the threshold device, the second output of the generator is connected to the clock input of the first trigger and to the input of the first inverter, the output of which is connected to the first inputs of the first and second logs 2I-NOT devices, the second input of the second logical device 2I-NOT and the input of the second inverter are connected to the inverse output of the first trigger, the second input of the first logical device 2I-NOT is connected to the output of it, the output of the first logical device 2I-NOT is connected to the first input of the block control, to the second input of which the output of the second logical device 2I-NOT is connected, the first output of the generator is connected to the third input of the control unit, the third output of which is connected to the fourth input of the control unit, the second output is the control window is connected to the summing input of the reversible counter, the third output of the control unit is connected to the subtracting input, the fourth output of the control unit is connected to the register enable input, the output of the reverse counter is connected by a multi-wire line to the register data input, the output of which is connected by a multi-wire line to the processor input, the processor output is connected to the register read permission input, the control unit is made on the third, fourth, fifth, sixth, seventh, eighth, ninth and tenth inverts second, third, fourth, fifth, sixth, seventh and eighth triggers, third, fourth and fifth logical devices 2I-NOT, logical device I, the first to eighth triggers are executed as D-triggers, the input of the third inverter is the first the input of the control unit, the input of the fourth inverter is the second input of the control unit, the input D of the second trigger is connected to the output of the third inverter, with the input C of the second trigger, which is the third input of the control unit, the inputs C of the third and eighth triggers are connected, and that also the input of the fifth inverter, the input from the fourth trigger is the fourth input of the control unit, to the inputs of the logic device AND the output of the fourth trigger and the inverse outputs of the second and third triggers are connected, the output of the fifth inverter is connected to the inputs from the fifth, sixth and seventh triggers, the direct output of the second trigger connected to the first input of the third logical device 2I-NOT and to the input D of the fifth trigger, the inverse output of which is connected to the second input of the third logical device 2I-NOT, the direct output of the third trigger RA is connected to the first input of the fourth logical device 2I-NOT and to the input D of the seventh trigger, the inverse output of which is connected to the second input of the fourth logical device 2I-NOT, the output of the logical device AND is connected to input D of the sixth trigger, the output of which is connected to input D of the eighth trigger and with the first input of the fifth logic device 2I-NOT, the inverse output of the eighth trigger is connected to the second input of the fifth logic device 2I-NOT, the output of which is connected to the input R of the fourth trigger and the input of the sixth inv inverter, the output of the sixth inverter is connected to the input of the seventh inverter, the output of which is connected to the input of the eighth inverter, the output of the eighth inverter is connected to the input of the ninth inverter, the output of which is connected to the input of the tenth inverter, the output of the third logical device 2I-NOT, which is the second output of the control unit, designed to connect to the summing input of the reversible counter, the output of the fourth logical device 2I-NOT, which is the third output of the control unit, is designed to connect to the subtracting input to the reversible counter, the output of the sixth inverter, which is the fourth output of the control unit, is designed to connect to the register enable input, the output of the tenth inverter, which is the first output of the control unit, is designed to connect to the zero input of the reverse counter.

Введение в аналого-цифровой преобразователь первого и второго инверторов, первого и второго логических устройств 2И-НЕ, регистра, процессора, применение в качестве счетчика реверсивного счетчика, выполнение в генераторе второго выхода второй тактовой частоты и третьего выхода третьей тактовой частоты, выполнение блока управления в составе семи D-триггеров, восьми инверторов, трех логических устройств 2И-НЕ, логического устройства И, подключение выхода первого логического устройства 2И-НЕ к первому входу блока управления, подключение выхода второго логического устройства 2И-НЕ к второму входу блока управления, подключение к третьему входу блока управления первого выхода генератора, подключение второго выхода генератора к тактовому входу первого триггера, подключение второго выхода блока управления к суммирующему входу реверсивного счетчика, подключение третьего выхода блока управления к вычитающему входу реверсивного счетчика, соединение четвертого выхода блока управления с входом разрешения записи регистра, соединение выхода реверсивного счетчика с входом данных регистра, соединение выхода регистра с входом процессора, подключение выхода процессора к входу разрешения чтения регистра приводит к повышению точности преобразования аналогового сигнала в цифровой код вследствие достигаемой синхронизации процесса преобразования, устраняющей потерю информации.Introduction to the analog-to-digital converter of the first and second inverters, the first and second logical devices 2I-NOT, a register, a processor, the use of a reverse counter as a counter, the second output of the second clock frequency and the third output of the third clock frequency in the generator, the control unit in consisting of seven D-flip-flops, eight inverters, three logical devices 2I-NOT, logical device AND, connecting the output of the first logical device 2I-NOT to the first input of the control unit, connecting the outputs ode of the second logical device 2I-NOT to the second input of the control unit, connection to the third input of the control unit of the first output of the generator, connection of the second output of the generator to the clock input of the first trigger, connection of the second output of the control unit to the summing input of the reverse counter, connection of the third output of the control unit to subtracting the input of the reversible counter, connecting the fourth output of the control unit with the input enable register entries, connecting the output of the reversing counter with the data input register, connecting the output of the register with the input of the processor, connecting the output of the processor to the input of the read permission of the register leads to an increase in the accuracy of conversion of the analog signal into a digital code due to the achieved synchronization of the conversion process, eliminating information loss.

Выполнение четвертого выхода генератора с напряжением пилообразной формы, его подключение к второму входу порогового устройства обеспечивает повышение точности преобразования аналогового сигнала в цифровой код, так как повышается точность сравнения преобразуемого и опорного напряжений.The fourth output of the generator with a sawtooth voltage, its connection to the second input of the threshold device improves the accuracy of the conversion of the analog signal into a digital code, since the accuracy of comparing the converted and reference voltages increases.

На фиг.1 представлена общая схема аналого-цифрового преобразователя; на фиг.2 - принципиальная электрическая схема блока управления; на фиг.3, 4 - циклограммы сигналов аналого-цифрового преобразователя.Figure 1 presents a General diagram of an analog-to-digital Converter; figure 2 is a circuit diagram of a control unit; figure 3, 4 - sequence diagrams of signals of the analog-to-digital Converter.

Аналого-цифровой преобразователь (фиг.1) содержит интегратор с конденсатором С1 на усилителе постоянного тока (УПТ) 1, к инверсному входу которого через резистор R1 подсоединен вход "а" аналого-цифрового преобразователя. Выход "б" положительного потенциала и выход "в" отрицательного потенциала источника образцового напряжения 2 подключены к входам коммутатора 3, выход которого через резистор R2 подключен к инверсному входу УПТ 1. В генераторе 4 образованы первый выход "г" первой тактовой частоты f₁, второй выход "д" второй тактовой частоты f₂, по крайней мере, в два раза меньшей первой тактовой частоты f₁, третий выход "е" третьей тактовой частоты f₃, по крайней мере, на два порядка меньшей первой тактовой частоты f₁, четвертый выход "ж" с напряжением пилообразной формы, частота f₄ которого больше третьей тактовой частоты f₃, но меньше второй тактовой частоты f₂, по крайней мере, на порядок.The analog-to-digital converter (Fig. 1) contains an integrator with capacitor C1 on a direct current amplifier (DCT) 1, to the inverse input of which is connected through the resistor R1 the input "a" of the analog-to-digital converter. The output "b" of the positive potential and the output "negative" of the source voltage of the reference voltage 2 are connected to the inputs of the switch 3, the output of which through the resistor R2 is connected to the inverse input of the CTF 1. In the generator 4, the first output "g" of the first clock frequency f ₁ , the second output "e" of the second clock frequency f ₂ at least half the first clock frequency f ₁ , the third output "e" of the third clock frequency f ₃ at least two orders of magnitude smaller than the first clock frequency f ₁ , fourth output "g" with sawtooth voltage ormy frequency f ₄ which is greater than the third clock frequency f _3, but less than the second clock frequency f _2, at least one order of magnitude.

Выход УПТ 1 подключен к первому входу порогового устройства 5, к второму входу которого подключен четвертый выход "ж" генератора 4. Выход порогового устройства 5 соединен с тактовым входом D первого триггера 6', к входу С которого, а также к входу первого инвертора 7' подключен второй выход "д" генератора 4. Первый триггер 6' выполнен как D-триггер. Выход первого инвертора 7' подключен к первым входам первого 8' и второго 8'' логических устройств 2И-НЕ. К инверсному выходу первого триггера 6' подключены управляющий вход коммутатора 3, второй вход второго логического устройства 2И-НЕ 8'' и вход второго инвертора 7'', к выходу которого подключен второй вход второго логического устройства 2И-НЕ 8''.The output of UPT 1 is connected to the first input of the threshold device 5, the second output of which is connected to the fourth output "g" of the generator 4. The output of the threshold device 5 is connected to the clock input D of the first trigger 6 ', to the input C of which, as well as to the input of the first inverter 7 'connected the second output "d" of the generator 4. The first trigger 6' is made as a D-trigger. The output of the first inverter 7 'is connected to the first inputs of the first 8' and second 8 '' logic devices 2I-NOT. The control input of the switch 3, the second input of the second logical device 2I-NOT 8 '' and the input of the second inverter 7 '', the second input of the second logical device 2I-NOT 8 '' are connected to the inverse output of the first trigger 6 '.

Выход первого логического устройства 2И-НЕ 8' подключен к первому входу "к" блока управления 9, к второму входу "л" которого подключен выход второго логического устройства 2И-НЕ 8''. К третьему входу блока управления 9 подключен первый выход "г" генератора 4, третий выход "е" которого подключен к четвертому входу блока управления 9. Первый выход "м" блока управления 9 соединен с входом R обнуления реверсивного счетчика 10. Второй выход "н" блока управления 9 подключен к суммирующему входу реверсивного счетчика 10, к вычитающему входу которого подключен третий выход "п" блока управления 9. Четвертый выход "р" блока управления 9 соединен с входом разрешения записи регистра 11, вход данных которого соединен, например, шестнадцатипроводной линией с выходом реверсивного счетчика 10.The output of the first logical device 2I-NOT 8 'is connected to the first input "to" of the control unit 9, to the second input "l" of which the output of the second logical device 2I-NOT 8 is connected. To the third input of the control unit 9 is connected the first output "g" of the generator 4, the third output "e" of which is connected to the fourth input of the control unit 9. The first output "m" of the control unit 9 is connected to the input R of zeroing the reverse counter 10. The second output is "n "the control unit 9 is connected to the summing input of the reversible counter 10, to the subtracting input of which the third output" p "of the control unit 9 is connected. The fourth output" p "of the control unit 9 is connected to the write enable input of the register 11, the data input of which is connected, for example, sixteen one line in a yield of down counter 10.

Выход регистра 11 соединен, например, шестнадцатипроводной линией с входом процессора 12, выход которого подключен к входу разрешения чтения регистра 11.The output of the register 11 is connected, for example, by a sixteen-wire line to the input of the processor 12, the output of which is connected to the read permission input of the register 11.

Блок управления 9 (фиг.2) выполнен на третьем 7''', четвертом 7^IV, пятом 7^V, шестом 7^VI, седьмом 7^VII, восьмом 7^VIII, девятом 7^IX и десятом 7^X инверторах, втором 6'', третьем 6''', четвертом 6^IV, пятом 6^V, шестом 6^VI, седьмом 6^VII и восьмом 6^VIII D-триггерах, третьем 8''', четвертом 8^IV и пятом 8^V логических устройствах 2И-НЕ, логическом устройстве И 13.The control unit 9 (figure 2) is made on the third 7``, fourth 7 ^IV , fifth 7 ^V , sixth 7 ^VI , seventh 7 ^VII , eighth 7 ^VIII , ninth 7 ^IX and tenth 7 ^X inverters, second 6 '', third 6 ''', fourth 6 ^IV , fifth 6 ^V , sixth 6 ^VI , seventh 6 ^VII and eighth 6 ^VIII D-flip-flops, third 8''', fourth 8 ^IV and fifth 8 ^V logical devices 2I-NOT, logical device And 13.

Вход "к" третьего инвертора 7''' является первым входом блока управления 9 и предназначен для подключения к выходу первого логического устройства 2И-НЕ 8'. К выходу третьего инвертора 7''' подсоединен вход D второго триггера 6''. С входом С второго триггера 6, являющимся третьим входом блока управления 9 и предназначенным для подключения к первому выходу "г" генератора 4, соединены входы С третьего 6''' и восьмого 6^VIII триггеров, а также вход пятого инвертора 7^V. Вход четвертого инвертора 7^IV, являющийся вторым входом "л" блока управления 9, предназначен для подключения к выходу второго логического устройства 2И-НЕ 8''. Вход С четвертого триггера 6^IV, являющийся четвертым входом блока управления 9, предназначен для подключения к третьему выходу "е" генератора 4. К входам логического устройства И 13 подключены выход четвертого триггера 6^IV и инверсные выходы второго 6'' и третьего 6''' триггеров. К входам С пятого 6^V, шестого 6^VI и седьмого 6^VII триггеров подключен выход пятого инвертора 7^V. Прямой выход второго триггера 6'' подсоединен к первому входу третьего логического устройства 2И-НЕ 8''' и к входу D пятого триггера 6^V, инверсный выход которого подключен к второму входу третьего логического устройства 2И-НЕ 8'''. Прямой выход третьего триггера 6''' подсоединен к первому входу четвертого логического устройства 2И-НЕ 8^IV и к входу D седьмого триггера 6^VII, инверсный выход которого подключен к второму входу четвертого логического устройства 2И-НЕ 8^IV. Выход логического устройства И 13 подключен к входу D шестого триггера 6^VI, выход которого соединен с входом D восьмого триггера 6^VIII и с первым входом пятого логического устройства 2И-НЕ 8^V. Инверсный выход восьмого триггера 6^VIII подключен к второму входу пятого логического устройства 2И-НЕ 8^V выход которого соединен с входом R четвертого триггера 6^IV и с входом шестого инвертора 7^VI. Выход шестого инвертора 7^VI подключен к входу седьмого инвертора 7^VII, выход которого соединен со входом восьмого инвертора 7^VIII, выход восьмого инвертора 7^VIII соединен с входом девятого инвертора 7^IX, выход которого подключен к входу десятого инвертора 7^X.The input "to" of the third inverter 7 "is the first input of the control unit 9 and is designed to connect to the output of the first logical device 2I-NOT 8 '. The output of the second trigger 6 ″ is connected to the output of the third inverter 7 ″ ″. With the input C of the second trigger 6, which is the third input of the control unit 9 and designed to connect to the first output "g" of the generator 4, the inputs C of the third 6 '' and the eighth 6 of ^VIII triggers are connected, as well as the input of the fifth inverter 7 ^V. The input of the fourth inverter 7 ^IV , which is the second input "l" of the control unit 9, is designed to connect to the output of the second logical device 2I-NOT 8 ''. Input From the fourth trigger 6 ^IV , which is the fourth input of the control unit 9, is designed to connect to the third output "e" of the generator 4. To the inputs of the logical device And 13 are connected the output of the fourth trigger 6 ^IV and the inverse outputs of the second 6 '' and third 6 '''triggers. The inputs of the fifth 6 ^V , sixth 6 ^VI and seventh 6 ^VII triggers are connected to the output of the fifth inverter 7 ^V. The direct output of the second trigger 6 '' is connected to the first input of the third logical device 2I-NOT 8 '''and to the input D of the fifth trigger 6 ^V , the inverse output of which is connected to the second input of the third logical device 2I-NOT 8'''. The direct output of the third trigger 6 ″ is connected to the first input of the fourth logical device 2I-NOT 8 ^IV and to the input D of the seventh trigger 6 ^VII , whose inverse output is connected to the second input of the fourth logical device 2I-NOT 8 ^IV . The output of the logical device And 13 is connected to the input D of the sixth trigger 6 ^VI , the output of which is connected to the input D of the eighth trigger 6 ^VIII and the first input of the fifth logical device 2I-NOT 8 ^V. The inverse output of the eighth trigger 6 ^{VIII is} connected to the second input of the fifth logic device 2I-NOT 8 ^V whose output is connected to the input R of the fourth trigger 6 ^IV and to the input of the sixth inverter 7 ^VI . The output of the sixth inverter 7 ^{VI is} connected to the input of the seventh inverter 7 ^VII , the output of which is connected to the input of the eighth inverter 7 ^VIII , the output of the eighth inverter 7 ^{VIII is} connected to the input of the ninth inverter 7 ^IX , the output of which is connected to the input of the tenth inverter 7 ^X.

Выход третьего логического устройства 2И-НЕ 8''' является вторым выходом "н" блока управления 9 и предназначен для подключения к суммирующему входу реверсивного счетчика 10. Выход четвертого логического устройства 2И-НЕ 8^IV является третьим выходом "п" блока управления 9 и предназначен для подключения к вычитающему входу реверсивного счетчика 10. Выход шестого инвертора 7^VI является четвертым выходом "р" блока управления 9 и предназначен для записи регистра 11. Выход десятого инвертора 7^X является первым выходом "м" блока управления 9 и предназначен для подключения к входу обнуления реверсивного счетчика 10.The output of the third logical device 2I-NOT 8 '''is the second output “n” of the control unit 9 and is designed to connect to the summing input of the reverse counter 10. The output of the fourth logical device 2I-NOT 8 ^IV is the third output “p” of the control unit 9 and is designed to connect to the subtracting input of down counter 10. The output of the sixth inverter 7 ^VI is fourth output "p" of the control unit 9 and is designed to write register 11. The output of the tenth inverter ^X 7 is a first output "m" of the control unit 9 and is designed to connect to the reset input of down counter 10.

На инверсный вход УПТ 1 поступают протекающий с входа "а" через резистор R1 входной аналоговый ток и протекающий через резистор R2 ток обратной связи с выхода коммутатора 3. При этом напряжения на выходе УПТ 1 (фиг.3, а) плавно изменяется.The input analog current flowing from input “a” through the resistor R1 and the feedback current flowing through the resistor R2 from the output of the switch 3 are fed to the inverse input of the UPT 1. In this case, the voltage at the output of the UPT 1 (Fig. 3, a) changes smoothly.

При превышении в момент времени t₁ напряжения с выхода УПТ 1 значения пилообразного напряжения частотой f₄ (фиг.3, б), подаваемого на вход порогового устройства 5 с выхода "ж" генератора 4, сигнал на выходе порогового устройства 5 изменится на противоположный. При этом напряжение на выходе коммутатора 3 изменяется на противоположное. Если, например, к входу коммутатора 3 было подключено напряжение с выхода "в" источника образцового напряжения 2, то станет подключенным напряжение с его выхода "б".If at a time t _{1 the} voltage from the output of the CTF 1 exceeds the value of a sawtooth voltage of frequency f ₄ (Fig. 3, b) supplied to the input of the threshold device 5 from the output "g" of the generator 4, the signal at the output of the threshold device 5 will change to the opposite. In this case, the voltage at the output of the switch 3 is reversed. If, for example, the voltage from output "c" of reference voltage source 2 was connected to the input of switch 3, then the voltage from its output "b" will become connected.

Теперь на вход УПТ 1 подается ток обратной связи противоположной полярности (амплитуда которого больше входного тока), напряжение на выходе УПТ 1 начнет плавно изменяться в другую сторону, оставаясь большим, чем напряжение на входе "ж" порогового устройства 5. Когда в момент времени t₂ напряжение на выходе УПТ 1 станет меньшим напряжения на входе "ж" порогового устройства 5, сигнал на выходе порогового устройства 5 изменится на противоположный. При этом на выход коммутатора 3 подключится напряжение с выхода "в", и в интервале времени от t₂ до t₃ будет повторяться описанный выше процесс.Now, the feedback current of opposite polarity (the amplitude of which is greater than the input current) is supplied to the input of the UPT 1, the voltage at the output of the UPT 1 will begin to smoothly change in the other direction, remaining larger than the voltage at the input "g" of the threshold device 5. When at time t _{2, the} voltage at the output of UPT 1 will become lower than the voltage at the input "g" of the threshold device 5, the signal at the output of the threshold device 5 will change to the opposite. At the same time, the voltage from output “b” is connected to the output of switch 3, and the process described above will be repeated in the time interval from t ₂ to t ₃ .

При наличии на входе "а" аналого-цифрового преобразователя постоянного напряжения интервал времени от момента времени t₁ до момента времени t₂ не будет равным интервалу времени от момента времени t₂ до момента времени t₃. При неизменном значении постоянного напряжения на входе "а" процесс переключения порогового устройства 5 будет проходить с периодом, равным интервалу времени от момента времени t₁ до момента времени t₂. При этом на первый вход "к" блока управления 9 с первого логического устройства 2И-НЕ 8' в интервале от момента времени t₁ до момента времени t₂ (фиг.3, г) пройдет N₁ импульсов частотой f₂ (фиг.3, в), поступающей на вход С первого триггера 6' с второго выхода "д" генератора 4. А на второй вход "л" блока управления 9 с выхода второго логического устройства 2И-НЕ 8'' в интервале от момента времени t₂ до момента времени t₃ пройдет N₂ импульсов частотой f₂ (фиг.3, д). Поступающими на вход пятого инвертора 7^V и входы С второго 6'' и третьего 6''' триггеров блока управления 9 импульсами частотой f₁ с первого выхода "г" генератора 4 (фиг.4, а) тактируются приходящие на первый вход "к" блока управления 9 импульсы частотой f₂ (фиг.4, б) так, что с второго выхода "н" блока управления 9 на суммирующий вход реверсивного счетчика 10 поступает N₁ импульсов частотой f₂ и длительностью 1/f₁ (фиг.4, д). Поступающие на второй вход "л" импульсы частотой f₂ (фиг.4, в) тактируются так, что с третьего выхода "п" на вычитающий вход реверсивного счетчика 10 поступает N₂ импульсов частотой f₂ и длительностью 1/f₁ (фиг.4, е). На первый вход логического устройства И 13 с инверсного выхода второго триггера 6" подаются тактированные частотой f₁ импульсы частотой f₂ с длительностью 2/f₁ (фиг.4, ж), на второй вход логического устройства И 13 с инверсного выхода третьего триггера 6''' подаются тактированные частотой f₁ импульсы частотой f₂ с длительностью 2/f₁ (фиг.4, л). Импульсы частотой f₃ на входе С четвертого триггера 6^IV (фиг.4, г) с третьего выхода "е" генератора 4 на выходе четвертого триггера 6^IV преобразуются в импульсы частотой f₃ и длительностью 2/f₁ (фиг.4, к), которые поступают на третий вход логического устройства И 13. В результате на выходе шестого триггера 6^VI образуются импульсы частотой f₃ и длительностью 2/f₁ (фиг.4, м), а на выходе пятого логического устройства 2И-НЕ 8 и на входе R четвертого триггера 6^IV образуются импульсы частотой f₃ и длительностью 1/f₁ (фиг.4, н).If there is an analog-to-digital DC-DC converter at input “a”, the time interval from time t ₁ to time t ₂ will not be equal to the time interval from time t ₂ to time t ₃ . With a constant value of the constant voltage at the input "a", the switching process of the threshold device 5 will take place with a period equal to the time interval from time t ₁ to time t ₂ . At the same time, at the first input "k" of the control unit 9 from the first logical device 2I-NOT 8 'in the interval from time t ₁ to time t ₂ (Fig. 3, d) N ₁ pulses of frequency f ₂ will pass (Fig. 3 , c) fed to the input C of the first trigger 6 'from the second output "e" of the generator 4. And to the second input "l" of the control unit 9 from the output of the second logical device 2I-NOT 8''in the interval from time t ₂ to time t ₃ will pass N ₂ pulses of frequency f ₂ (figure 3, d). Coming to the input of the fifth inverter 7 ^V and inputs C of the second 6 '' and third 6 '''triggers of the control unit 9 pulses of frequency f ₁ from the first output "g" of the generator 4 (Fig. 4, a) coming to the first input "of the control unit 9 pulses of frequency f ₂ (Fig. 4, b) so that from the second output" n "of the control unit 9, N ₁ pulses with a frequency of f ₂ and a duration of 1 / f ₁ arrive at the summing input of the reverse counter 10 (Fig. 4 , e). Pulses arriving at the second input “l” with a frequency of f ₂ (FIG. 4, c) are clocked so that from the third output “p” N ₂ pulses with a frequency of f ₂ and a duration of 1 / f _{1 are} received at the subtracting input of the counter 10 (FIG. 4f). At the first input of the logical device And 13 from the inverse output of the second trigger 6 "clocked with a frequency f ₁ pulses of frequency f ₂ with a duration of 2 / f ₁ (figure 4, g) are fed to the second input of the logical device And 13 from the inverse output of the third trigger 6 '''pulses with a frequency f ₁ clocked with a frequency f ₂ with a duration of 2 / f ₁ (Fig. 4, l) are applied. Pulses of a frequency f ₃ at the input C of the fourth trigger 6 ^IV (Fig. 4, d) from the third output "e" generator 4 at the output of the fourth trigger 6 ^{IV are} converted into pulses of frequency f ₃ and a duration of 2 / f ₁ (figure 4, k), which t to the third input of the logical device And 13. As a result, the output of the sixth trigger 6 ^VI produces pulses of frequency f ₃ and a duration of 2 / f ₁ (Fig. 4, m), and at the output of the fifth logical device 2I-NOT 8 and the input R fourth trigger 6 ^IV pulses are formed with a frequency of f ₃ and a duration of 1 / f ₁ (figure 4, n).

В течение времени, которое определяется интервалами между импульсами частотой f₃ с выхода шестого инвертора 7^VI (фиг.4, п), реверсивный счетчик 10 считает поступающие на его входы с выходов "н", "п" блока управления 9 импульсы частотой f₂, и в момент прихода очередного импульса с выхода шестого инвертора 7^VI (четвертый выход "р" блока управления 9) содержимое реверсивного счетчика 10 (разность между количеством импульсов N₁ и количеством импульсов N₂) переписывается в регистр 11. Разность между количеством импульсов N₁ и N₂ является кодом аналогового сигнала, приходящего на вход "а" аналого-цифрового преобразователя. По приходу на вход обнуления реверсивного счетчика 10 импульса с первого выхода "м" блока управления 9 (фиг.4, р), передний фронт которого отстает от переднего фронта импульса с выхода "р" вследствие запаздывания распространения сигнала между шестым 7^VI и десятым 7^X инверторами, реверсивный счетчик 10 обнуляется. По получении сигнала с выхода процессора 12 на вход чтения регистра 11 регистр 11 транслирует код аналогового сигнала в процессор 12.During the time, which is determined by the intervals between pulses of frequency f ₃ from the output of the sixth inverter 7 ^VI (Fig. 4, p), the reverse counter 10 counts the pulses of frequency f ₂ received at its inputs from the outputs "n", "p" of the control unit 9 , and at the moment of the arrival of the next pulse from the output of the sixth inverter 7 ^VI (fourth output "p" of the control unit 9), the contents of the reverse counter 10 (the difference between the number of pulses N ₁ and the number of pulses N ₂ ) is written to the register 11. The difference between the number of pulses N ₁ and N ₂ is the code of an analog Igna coming to the input "and" analog-to-digital converter. On arrival to the input of down counter 10 reset pulse from the first output "m" of the control unit 9 (Figure 4, p), whose leading edge behind the front edge of the pulse output from the "p" owing to the delay of signal propagation between the sixth and tenth ^VI 7 7 ^X inverters, the counter 10 is reset to zero. Upon receipt of the signal from the output of the processor 12 to the read input of the register 11, the register 11 translates the code of the analog signal to the processor 12.

Сравнение на входах порогового устройства 5 двух пилообразных напряжений повышает точность срабатывания порогового устройства 5, в результате чего повышается точность широтно-импульсного преобразования.Comparison at the inputs of the threshold device 5 of two sawtooth voltages increases the accuracy of the threshold device 5, which increases the accuracy of the pulse-width conversion.

Тактирование импульсами более высокой частоты f₁ счетных импульсов частотой f₂ и времени счета, определяемого частотой f₃, позволяет уменьшить количество выпадающих из счета счетных импульсов частотой f₂ при преобразовании аналогового сигнала в цифровой код.Clocking by pulses of a higher frequency f _{1 of} counting pulses with a frequency of f ₂ and the counting time determined by the frequency of f ₃ can reduce the number of counting pulses falling out of the account with a frequency of f ₂ when converting an analog signal to a digital code.

Источники информацииInformation sources

1. Авторское свидетельство СССР №476680 кл. Н 03 М 1/62. Преобразователь напряжения в код, 1976 г.1. USSR copyright certificate No. 476680 class. H 03 M 1/62. Voltage to code converter, 1976

2. Авторское свидетельство СССР №312279 кл. Н 03 М 1/00. Аналого-цифровой преобразователь, 1972 г.2. Copyright certificate of the USSR No. 312727 class. H 03 M 1/00. Analog to Digital Converter, 1972

Claims

An analog-to-digital converter containing an integrator on a DC amplifier, a threshold device, a switch, a model voltage source with outputs of positive and negative potentials, a generator with a first output of the first clock frequency, a control unit, a first trigger, a counter, an analog-to-digital converter input and output the switch is connected to the input of a DC amplifier, the output of which is connected to the first input of the threshold device, the output of the threshold device is connected to the first input of the trigger, and the inverse output of which is connected to the control input of the switch, the outputs of the positive and negative potentials of the reference voltage source are connected to the inputs of the switch, the first output of the control unit is connected to the control input of the meter, characterized in that the first and second inverters, the first and second logical devices 2I-NOT , register, processor, a reverse counter is used as a counter, the generator additionally has a second output of the second clock frequency, at least two times smaller than the first one frequency, the third output of the third clock frequency, at least two orders of magnitude less than the first clock frequency, the fourth output with a sawtooth voltage, the frequency of which is greater than the third clock frequency, but less than the second clock frequency, at least an order of magnitude, to the second the output of the threshold device is connected to the fourth output of the generator, the second output of the generator is connected to the clock input of the first trigger and to the input of the first inverter, the output of which is connected to the first inputs of the first and second logical devices 2I-NOT , the second input of the second logical device 2I-NOT and the input of the second inverter are connected to the inverse output of the first trigger, the output of which is connected to the second input of the first logical device 2I-NOT, the output of the first logical device 2I-NOT connected to the first input of the control unit, to the second input of which the output of the second logical device 2I-NOT is connected, the first output of the generator is connected to the third input of the control unit, the third output of which is connected to the fourth input of the control unit, the second output of the control unit is connected it is connected to the summing input of the reversible counter, the third output of the control unit is connected to the subtracting input, the fourth output of the control unit is connected to the register enable input, the output of the reverse counter is connected by a multi-wire line to the register data input, the output of which is connected by a multi-wire line to the processor input, the processor output connected to the register read permission input, the control unit is made on the third, fourth, fifth, sixth, seventh, eighth, ninth and tenth inverters, second, third, etvert, fifth, sixth, seventh, eighth triggers, third, fourth, fifth logical devices 2I-NOT, logical device AND, triggers from the first to eighth in a row are made as D-triggers, the input of the third inverter is the first input of the control unit, the input of the fourth the inverter is the second input of the control unit, the input D of the second trigger is connected to the output of the third inverter, with the input C of the second trigger, which is the third input of the control unit, the inputs C of the third and eighth triggers are connected, as well as the input of the fifth invert a, input C of the fourth trigger is the fourth control input, to the inputs of the logic device AND the output of the fourth trigger and the inverse outputs of the second and third triggers are connected, the output of the fifth inverter is connected to the inputs of the fifth, sixth and seventh triggers, the direct output of the second trigger is connected to the first input the third logical device 2I-NOT and to the input D of the fifth trigger, the inverse output of which is connected to the second input of the third logical device 2I-NOT, the direct output of the third trigger is connected to the first input at the fourth logical device 2I-NOT and to the input D of the seventh trigger, whose inverse output is connected to the second input of the fourth logical device 2I-NOT, the output of the logical device AND is connected to the input D of the sixth trigger, the output of which is connected to the input D of the eighth trigger and the first the input of the fifth logical device 2I-NOT, the inverse output of the eighth trigger is connected to the second input of the fifth logical device 2I-NOT, the output of which is connected to the input R of the fourth trigger and the input of the sixth inverter, the output of the sixth invert RA is connected to the input of the seventh inverter, the output of which is connected to the input of the eighth inverter, the output of the eighth inverter is connected to the input of the ninth inverter, the output of which is connected to the input of the tenth inverter, the output of the third logical device 2I-NOT, which is the second output of the control unit, is designed to connect to the summing input of the reversible counter, the output of the fourth logical device, which is the third output of the control unit, is designed to connect to the subtracting input of the reversing counter, the output of grained inverter being the fourth output of the control unit, intended for connection to permit entry of register entries, the tenth inverter output being the first output of the control unit, intended for connection to the input of down counter reset.