SU1266003A1 - Устройство двухступенчатого аналого-цифрового преобразовани - Google Patents

Abstract

Изобретение относитс  к импульсной технике и предназначено дл  быстрого преобразовани  аналоговых электрических сигналов в цифровой двоичный код в измерительных приборах, системах св зи, цифровом телевидении. Изобретение позвол ет повысить быстродействие устройства, содержащего аналого-цифровой преобразователь 6, сумматор 7, цифроаналоговый преобразователь 11, первый блок 3 аналогового вычитани , коммутатор 8, за счет введени  в него первого I и второго 2 блоков выборки и запоминани , второго блока 4 аналогового вычитани ,аналогового переключател  5, регистра 9 пам ти, счетчика 10, элемента ИЛИ-НЕ 12, элемента ИЛИ 15, сдвоенного компаратора 13, источника 14 опорного напр жени , распределител  16 импульсов, генератора 17 опорной частоты. 3 ил. с

Description

to

Claims (2)

1. О) Од Изобретение относитс  к импульсной технике и предназначено дл  быстрого преобразовани  аналоговых электрических сигналов в цифровой двоичный код в измерительных приборах, системах св зи и цифровом телевидении. Цель изобретени  - повышение быстродействи  устротетва. На фиг. 1 представлена структурна  схема устройства двухступенчатого аналогоцифрового преобразовани ; на фиг. 2 - эпюры пaнp жeнViй в аналоговой части устройства; па фиг. 3 - диаграммы состо ний цифровых элементов. Устройство содержит первый и второй 2 блоки выборки и запоминани , первый 3 и второй 4 блоки аналогового вычитани , аналоговый переключатель 5, аналого-цифровой преобразователь 6 (АЦП), сумматор 7, .коммутатор 8, регистр 9 пам ти, счетчик 10, цифроаналоговый преобразователь 1 (ЦАП) элемент ИЛИ-НЕ 12, сдвоенный компаратор 13, источник 4 опорного напр жени , элемент ИЛИ 15, распределитель 16 импульсов и генератор 17 опорной частоты. Устройство работает следующим образом . В начале текущего цикла преобразовани  на четвертом выхйде распределител  16 импульсов по вл етс  импульс записи и напр жение входного сигнала фиксируетс  первым блоком 1 выборки и запоминани  (фиг. 2а), с выхода которого оно подаетс  на второй и первый входы соответст венно первого 3 и второго 4 блоков аналогово1о вычитани . Одновременно на второй входвторого блока 4 ан1алогового вычитани  поступает с выхода второго блока 2 , выборки и запоминани  напр жение предыдущей выборки (фиг. 26), которое передано во второй блок 2 выборки и запоминани  из первого блока 1 выборки и запоминани  по сигналу с первого выхода распределител  16 импульсов в предыдущем цикле преобразовани . На первый Е;ход первого блока 3 аналогового вычитани  подаетс  ступенчатое пилообразное напр жение, формируемое счетчиком 10, на вход которого с частотой вз ти  отсчетов поступают импульсы с четвертого выхода распределител  16 импульсов, и ЦАП (фиг. 2в). Величина каждой ступени этого напр жени  равна , а длительность соответствует количеству ЦИК.ПОВ преобразовани , в течение которых не измен етс  состо ние старших разр дов счетчика 10, подключенных к входу ЦАП 11. При числе младших разр дов счетчика 10, равном т, частота изменени  состо ни  его старнт.х разр дов, а значит, и частота цифроаналогового преобразовани , меныне частоты вз ти  отсчетов в раз. На выходе первого блока 3 аналогового вычитани  образуетс  разность между напр жени ми текущей выборки и ступенчатым пилообразным (фиг. 2г), а на ыходе второго блока 4 аналогового вычк ани  - разность между напр жени м:. екущей и предыдущей выборок. &ти разостные напр жени  поступают на входы, налогового переключател  5, уйравление оторым осуществл етс  с помощью сдвонного компаратора 13, элемента .ИЛИ-НЕ 12 и элемента ИЛИ 15. На второй и треий входы сдвоенного компаратора 13 с исочника 14 опорного напр жени  подаютс  пороговые напр жени  и --j-foПервый блок 3 аналогового вычитани , счетчик 10, ЦАП 11, сдвоенный компаратор 13 и источник 14 -опорного напр жени  образуют первую ступень устройства, двухступенчатого аналого-цифрового преобразовани . С помощью первой ступени производитс  анализ уровн  текущей выборки с крупным щагом , равным полной щкале АЦ-П 6, сто щего во второй ступени и обеспечивающего квантование с мелким шагом. Если разность между напр жением текуи .1.ей выборки и ступенчатым пилообразным, поступающа  на первый вход сдвоенного компаратора 13 с выхода первого блока 3 аналогового вычитани , не превыщает о по абсолютной величине (фиг. 2г, циклы 1 и 2), то сдвоенный компаратор 13 формирует логический «О, который подаетс  на второй вход элемента ИЛИ 15 (фиг. За, циклы 1 и 2). В противном случае на второй вход элемента ИЛИ 15 поступает логическа  «1. На первый вход элемента ИЛИ 15 с выхода элемента ИЛИ-НЕ 12 подаетс  логическа  «1 в тех циклах преобразовани  (фиг. 36),когда на выходах всех младщих разр дов счетчика 10 по вл ютс  логические «О, что соответствует моменту переключени  ЦАП 11 (на фиг. 2в участки ступенчатого пилообразного напр жени  заштрихованы). Если в данном циклевыходное напр жение ЦАП 11 не измен етс , то на перв1 1и Е1ход элемента ИЛИ 15 подаетс  логический «О. Таким образом, логический уровень на выходе элемента ИЛИ 15 зависит .от результата анализа первой ступенью устройства напр жени  текущей выборки и от того, происходит ли переключение ЦАП 11 в данном цикле преобразовани . Этот логический уровень определ ет режим работы второй ступени устройства, в которую вход т аналоговый переключатель 5 и АЦП 6. Втора  ступень устройства выполн ет точное аналого-цифровое преобразование с мелким шагом который дл  /-разр дного .АЦП 6 равен 2/:о/
2. 2.. При наличии логической «1 на выходе элемента ИЛИ 45 (фиг. 2д, Зе, циклы 1,3,4,5...) с входом АЦП 6 через аналоговый переключатель 5 соедин етс  выход второго блока 4 аналогового вычитани , а коммутатор 8 находитс  в таком состо нии, когда выходы регистра 9 пам ти подключены к вторым входам суКчматора 7. На вход параллельного АЦП 6 с выхода второго блока 4 аналогового вычитани  поступает разность напр жений текущей и предыдущей выборок (фиг. 2е, циклы 1,3,4,5). Устройство работает в таком режиме, когда происходит переключение ЦАП М, или когда напр жение текущей выборки отличаетс  от ступенчатого 11илробразного на величину, по абсолютному значению больщую, чем Ео, АЦП 6  вл етс  бипол рным, с рабочим диапазоном входных напр жений от -Ео до Полученное после преобразовани  цифровое значение разности между текущей и предыдущей выборками с выхода АЦП 6 подаетс  на первые входы сумматора 7 (фиг. Зг). На вторые входы сумматора 7 через коммутатор 8 поступает с выхода регистра 9 пам ти цифровое значение предыдущей выборки (фиг. Зе, циклы 1,3,4,5). В результате на выходе сумматора 7 образуетс  двоичный код текущей выборки, который в конце цикла преобразовани  записываетс  в регистр 9 пам ти (фиг. Зж, циклы 1,3,4,5). Управление работой АЦП 6 и регистра 9 пам ти осуществл етс  импульсами , поступающими с второго и третьего выходов распределител  16 импульсов соответственно. На этом заканчиваетс  цикл преобразовани  текущей выборки. Если в данном цикле преобразовани  не происходит переключени  ЦАП 11 и напр жение текущей выборки отличаетс  от ступенчатого пилообразного не более, чем на о, то на выходе элемента ИЛИ 15 по вл етс  логический «О (фиг. 2д, Зв, цикл 2), и втора  ступень устройства переходит в режим квантовани  разности между напр жени ми текущей выборки и ступенчатым пилообразным . При этом с входом АЦП 6 через аналоговый переключатель 5 соедин етс  выход первого блока 3 аналогового вычитани , а коммутатор 8 находитс  в та-ком состо нии, когда к вторым входам сумматора 7 подключены выходы старших разр дов счетчика 10, на которых сформировано цифровое значение ступенчатого пилообразного напр жени  (фиг. 3d). Разность напр жени  текущей выборки и ступенчатого пилообразного напр жени  поступает с выхода первого блока 3 аналогового вычитани  на вход АЦП 6 (фиг. 2е, цикл 2), на выходах которого после преобразовани  образуетс  цифровое значение этой разности , поступающее на первые входы сумматора 7 (фиг. Зг, цикл 2). На вторые входы сумматора 7через коммутатор 8 подаетс  с выходов старщих разр дов счетчика 10 цифровое значение ступенчатого пилообразного напр жени  (фиг. Зе, цикл 2). Полученный после сложени  двоичный код те-кущей выборки вводитс  в регистр 9 пам ти (фиг. Зж, цикл 2). Данный режим работы устройства эквивалентен квантованию абсолютного значени  текущей выборки, так -как известно точно цифровое значение ступенчатою пилообраз- . него напр жени . Очевидно, что в этом режиме устройство работает не реже однсмч) раза за период ступенчатого пилообразного напр жени , а в остальных циклах аналого-цифровому преобразованию подвергаес  разность между двум  соседними выборками , т. е. производитс  относительное квантование с последующим восстановлением абсолютного значени  выборки в цифровой форме. Периодически повтор емое абсолют- ное квантование устран ет свойственное относительному квантованию накопление ошибок . Кроме того, в тех циклах преобразовани , когда переключаетс  ЦАП 11, устройство работает трлько в режиме относительного квантовани , благодар  чему исключаетс  вли ние переходных процессов ЦАП 11 на точность аналого-цифрового преобразовани . Частота цифроаналогового преобразова- . ни  в предлагаемом устройство в раз меньше частоты вз ти  выборок (п выбираетс  равным 4-8, соответственно ), и быстродействие цифроаналогового преобразовател  не вли ет на быстродействие всего устройства. Исключаетс  и вли ние переходных процессов в цифроаналоговом преобразователе , так как с момента их возникновени  до момен.та их окончани  устройство работает в режиме относительного квантовани , и выходное напр жение цифроаналогового преобразовател  не участвует в формировании цифровых значений от- . счетов сигнала. Благодар  тому, что дл  реальных источников сигнала соседние выборки достаточно сильно коррелированы, разность между ними в среднем значительно меньще их абсолютных значений. Так как в режиме относительного квантовани  требуема  разр дность АЦП 6 оттредел етс  разностью между двум  соседними выборками , он может иметь малое число разр дов без снижени  точности аналого-цифрового преобразовани . В режиме абсолютного квантовани  требование к разр дности АЦП 6 не повышаетс , потому что в этом случае на вход АЦП 6 поступает напр жение, не превышающее по абсолютной величине порогового напр жени  о, которое может быть выбрано достаточно малым. Сокращение разр дности аналого-цифрового преобразовател  6 позвол ет повысить его быстродействие. Формула изобретени  Устройство двухступенчатого аналогоифрового преобразовани , содержащее анаого-цифровой преобразователь, выходы коорого соединены с первыми информациоными входами сумматора, цифроаналоговый реобразователь, выход которого соединен с ервым входом первого блока аналогового ычитани , коммутатор, отличающеес  тем, то, с целью повышени  быстролействи . в него введены первый и второй блоки выборки и запоминани , второй блок аналогового вычитани , аналоговый переключатель, регистр пам ти, счетчик, элемент ИЛИ -НЕ, элемент ИЛИ, сдвоенный компаратор, источник опорного напр жени , распределитель импульсов, генератор опорной частоты, выход первого блока выборки и запоминани  подключен к втброму и первому входам соответственно первого и второго блоков аналогового вычитани , а через, второй блок выборки и запоминани  - к второму входу второго блока аналогового вычитани , выходы первогог и второго блоков аналогового вычитани  соединены с первым и вторым информационными входами ан алогового переключател , выход которого подключен к аналоговому входу аналого-цифрового преобразовател , при этом вторые информационные входы сумматора подключены к выходам коммутатора, а выходы соединены через регистр пам ти с выходными шина .ми и первыми входами коммутатора, вторые входы которого объединены с входами цифроаналогового преобразовател  и соединены с выходами старших разр дов счетчика , выходы младших разр дов которого подключены к входам элемента ИЛИ-НЕ, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом сдвоенного компаратора, первый вход которого пбдключен к выходу первого блока аналогового вычитани , а ВТорой и третий входы - к выходам источника опорного напр жени , выход элемента ИЛИ соединен с управл ющими входами аналогового переключател  и коммутатора , а управл ющие входы в-торого.блока выборки и запоминани  аналого-цифрового преобразовател  и регистра пам ти соединены соответственно с первым, вторым и третьим выходами распределител  импульсов, вход которого соединен с выходом генератора опорной частоты, а четвертый выход соединен с входом счетчика и управл ющим входом первого блока выборки и запоминани , информационный вход которого  вл етс  входной шиной. «-a-u- f-.