SU1265978A1 - Устройство задержки импульсов - Google Patents
Устройство задержки импульсов Download PDFInfo
- Publication number
- SU1265978A1 SU1265978A1 SU853899242A SU3899242A SU1265978A1 SU 1265978 A1 SU1265978 A1 SU 1265978A1 SU 853899242 A SU853899242 A SU 853899242A SU 3899242 A SU3899242 A SU 3899242A SU 1265978 A1 SU1265978 A1 SU 1265978A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- inputs
- state
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Изобретение может быть использовано в системах передачи цифровых данных, в частности дл обеспечени помехозащищенности приемных устройств. Цель изобретени - расщирение области применени . Реверсивный счетчик (Сч) 2 при поступлении полезного импульса (ПИ) на вход устройства производит насчет импульсов от генератора 1 до состо ни N. В этот момент за счет перепада напр жений на выходе дещифратора 3 перебрасываетс тригер 4. СЧ 2 остаетс в состо нии N до конца ПИ. После окончани ПИ в режим вычитани переключаетс СЧ 2 и при достижении нулевого состо ни переводит триггер 4 в исходное состо ние и подготавливает свою цепь сброса . Управление режимом работы Сч 2 производитс с выхода триггера 4 и ПИ через три элемента И 5, 6 и 7. Устройство позвол ет задерживать ПИ на врем , не завис щее от его длительности, и защищать ПИ от сл импульсной помехи. 2 ил.
Description
ГчЭ
О5 ел
со
00
Изобретение относитс к импульсной технике и может быть использовано в системах передачи цифровых данных, в частности дл обеспечени помехозащищенности приемных устройств.
Цель изобретени - расширение области применени за счет регулировки .задержки и повыщени помехоустойчивости.
На фиг.1 приведена электрическа принципиальна схема устройства; на фиг.2 - временные диаграммы работы устройства.
Устройство содержит тактовый генератор 1, реверсивный счетчик 2, дешифратор 3, триггер 4 и элементы И 5-7.
Входна клемма соединена с первыми входами элементов И 5 и 7, вторым входом элемента И 6, входом «Сложение-вычитание (Е) реверсивного счетчика 2 и разрешающим входом дешифратора 3.Выходы элементов И 5-7 соответственно подключены к входам записи (РЕ) блокировки (СО) и установки нул (R) счетчика 2, вход синхронизации (С) которого подключен к выходу генератора 1.
Разр дные выходы реверсивного счетчика 2 подключены к входам дешифратора 3, один из выходов которого соединен с S-входом выходного триггера 4, R-входом подключенного к выходу переноса счетчика 2, а пр мой и инверсный выходы триггера 4 соединены с вторым входом элемента И 5 и с первым входом элемента И 6, и с вторым входом элемента И 7 соответственно. Пр мой выход триггера 4 вл етс выходом устройства .
Изменение заданного времени задержки т входного импульса в предлагаемом устройстве обеспечиваетс установкой соответствующего этому двоичного кода на установочных входам (D|,..., О„) реверсивного счетчика 2, а также подключением соответствующего выхода деп1ифратора 3 к S-входу триггера 4.
Задание двоичного кода N на входах (Di,..., Dn) счетчика 2 может быть осуществлено любым из известных способов, например , с помощью перемычек между этими входами и шиной «Питание и общей шиной. Выбор выхода N, дешифратора 3 определ етс , исход из заданного времени задержки тз, и. может соответствовать, например , значению двоичного кода, установленному на входах (Di,..., D) счетчика 2.
Устройство работает следующим образом.
До момента поступлени полезного импульса на вход устройства триггер 4 находитс в нулевом состо нии; счетчик 2 - в произвольном состо нии, а дешифратор заперт низким потенциалом на его разрешающем входе. При поступлении полезного импульса на входную клемму устройства счетчик 2 по входу R через элемент И 7 устанавливаетс в нулевое состо ние , переключаетс на суммирование и начинает насчет импульсов. Одновременно входной импульс поступает на входы схем И 5 и 6. Как только состо ние счетчика 2 становитс равным N, на выходе дешифратора 3 по вл етс перепад напр жени , который переводит триггер 4 в единичное состо ние. Логическое состо ние элемента И 6 становитс единичным и счетчик 2 выходом элемента И 6 задираетс по входу СО. По окончании полезного импульса счетчик 2 разблокируетс по входу СО и переходит в режим вычитани . По достижении нулевого состо ни , т. е. считывани N импульсов от генератора, счетчик 2 импульсом с выхода переноса BR переводит триггер 4 в нулевое состо ние, тем самым формиру задний фронт задерженного импульса на выходной клемме.
При поступлении на вход устройства импульсной помехи длительностью менее установленного кода N она на выход не проходит , так как счетчик 2 не насчитывает
0 требуемого количества импульсов и через дешифратор 3 не устанавливает триггер 4 в единичное состо ние. При по влении во входном импульсе провала напр жени , вызванного помехой по длительности менее N, счетчик переключаетс на вычитание, но не успевает за врем провала дойти до нулевого состо ни и поэтому триггер 4 остаетс в единичном состо нии.
После окончани провала перепадом напр жени через элемент И 5 и вход записи RE счетчик 2 оп ть переходит в состо ние IV и после окончани полезного импульса на выходной клемме восстанавливает его неискаженную длительность.
Таким образом, на выходе устройства формируетс входна последовательность импульсов неискаженной длительности, сдвинута на врем , соответствующее выбранному N, и очищенна от импульсов помехи и помехи типа «провал (короче N). Подключа к S-входу триггера различные отводы дешифратора, одновременно мен
0 код N на установочных входах реверсивного счетчика, предлагаемое устройство дает возможность получать неискаженную информацию на выходной клемме в широком диапазоне длительностей как полезных импульсов , так и помехи при условии, что как сама длительность полезного импульса, так и паузы между ними должны быть N.
Claims (1)
- Формула изобретениУстройство задержки импульсов, содержащее генератор импульсов, триггер, два элемента И, причем выходы элементов И подключены к соответствующим входам реверсивного счетчика, один из входов первого элемента И подключен к входной шине, а 5 пр мой выход триггера вл етс вььходом устройства, отличающеес тем, что, с целью расширени области применени за счет регулировки задержки и повышени помехоустойчивости , в него введены дешифратор и третий элемент И, причем единичный вход триггера соединен с выходом дешифратора, информационные входы которого подключены к разр дным выходам реверсивного счетчика, входы предварительной установки которого подключены к шинам установки кода заданного времени задержки, выходы первого, второго и третьего элементов И подключены соответственно к входам записи, переноса и установки нул счетчика, а его вход синхронизации - к выходу генератора, выходна шина соединена также с вторым входом первого элемента И и первым входом третьего элемента И, второй вход второго элемента И соединен с инверс;1ым выходом триггера, а входна шина дополнительно подключена к второму входу третьего элемента И и к входу «Сложение-вычитание реверсивного счетчика, выход переноса которого соединен с входом установки нул триггера.ni}/ e3Hf}fUимпульсВы)вд/Х&ы)( дс5)1. RTrдшибПомехаПоле:5нь/и/ UMnL/ЛЬС1П1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853899242A SU1265978A1 (ru) | 1985-05-23 | 1985-05-23 | Устройство задержки импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853899242A SU1265978A1 (ru) | 1985-05-23 | 1985-05-23 | Устройство задержки импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1265978A1 true SU1265978A1 (ru) | 1986-10-23 |
Family
ID=21178607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853899242A SU1265978A1 (ru) | 1985-05-23 | 1985-05-23 | Устройство задержки импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1265978A1 (ru) |
-
1985
- 1985-05-23 SU SU853899242A patent/SU1265978A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР jNb 520697, кл. Н 03 К 17/28, 1975. Авторское свидетельство СССР № 687596, кл. Н 03 К 5/13, 20.04.78. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0112043B1 (en) | Self-clocking binary receiver | |
CN212622809U (zh) | 检测电路 | |
US6414540B2 (en) | Input filter stage for a data stream, and method for filtering a data stream | |
US4694291A (en) | Device for transmitting a clock signal accompanied by a synchronization signal | |
SU1265978A1 (ru) | Устройство задержки импульсов | |
US7127015B2 (en) | Digital filter for reducing voltage peaks | |
JPS61184941A (ja) | 三重合クロツク分配用中継器 | |
SU951671A1 (ru) | Генератор последовательностей Голда | |
KR0152346B1 (ko) | 클럭 스위칭 회로 | |
KR100188133B1 (ko) | 동기식 카운터를 이용한 노이즈 커플링 회로 | |
SU1226638A1 (ru) | Селектор импульсов | |
RU1807426C (ru) | Способ определени рассто ни до места повреждени на лини х электропередачи и устройство дл его осуществлени | |
RU1811003C (ru) | Устройство дл разделени импульсов | |
SU1378029A1 (ru) | Устройство дл формировани импульсов | |
SU1624664A1 (ru) | Устройство дл синхронизации М-последовательности | |
SU1337896A1 (ru) | Устройство ввода информации | |
SU1596440A2 (ru) | Генератор М-последовательностей | |
SU1394410A1 (ru) | Цифровой фазовращатель | |
SU1167720A1 (ru) | Коммутатор | |
SU1358063A1 (ru) | Цифровой фазочастотный компаратор | |
CN114076849A (zh) | 检测电路和检测方法 | |
SU1119196A1 (ru) | Мажоритарное устройство | |
SU1596476A1 (ru) | Устройство синхронизации псевдослучайных сигналов | |
SU1092744A1 (ru) | Устройство тактовой синхронизации псевдослучайных последовательностей | |
SU1213434A1 (ru) | Цифровой фазовращатель |