SU1265770A1 - Microprogram control device - Google Patents
Microprogram control device Download PDFInfo
- Publication number
- SU1265770A1 SU1265770A1 SU843805881A SU3805881A SU1265770A1 SU 1265770 A1 SU1265770 A1 SU 1265770A1 SU 843805881 A SU843805881 A SU 843805881A SU 3805881 A SU3805881 A SU 3805881A SU 1265770 A1 SU1265770 A1 SU 1265770A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- group
- inputs
- block
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в устройстве управлени ЭВМ. Целью изобретени вл етс повышение достоверности функционировани устройства. Устройство содержит блок :хранени кода операции, блок формировани адреса микрокоманды, блок пам ти микрокоманд, ключ, три элемента задержки, сдвигатель кода микропрограммы , регистр микрокоманд, два коммутатора, дешифратор кода микрокоманд , схему сравнени , блок определени ошибки и блок восстановлени . Поставленна цель достигаетс путем повторного выполнени команды в случае нарушени пор дка следовани микрокоманд при первом выполнении команды . 2 з.п. ф-лы, 4 ил.The invention relates to computing and can be used in a computer control device. The aim of the invention is to increase the reliability of the operation of the device. The device contains a block: an operation code storage, a microcommand address generation unit, a microcommand memory block, a key, three delay elements, a microprogram code shifter, a microcommand register, two switches, a microinstruction code decoder, a comparison circuit, an error detection unit and a recovery block. The goal is achieved by re-executing a command in the event of a violation of the order of microcommands during the first execution of a command. 2 hp f-ly, 4 ill.
Description
toto
О5O5
СП SP
Нзобрете ие относитс к вычислительной технике и, в частности, может быть использовано дл повышени надежности работы устройства управлени ЭВМ.The invention relates to computing and, in particular, can be used to increase the reliability of a computer control device.
Целью изобретени вл етс повышение достоверности функционировани устройства за счет восстановлени правильности пор дка следовани микрокоманд в микропрограмме при сбо х, The aim of the invention is to increase the reliability of the operation of the device by restoring the correctness of the order of the following microinstructions in the microprogram when it crashes,
На фиг. 1 представлена функционална схема устройства на фиг. 2 структурна схема блока хранени кода операции; на фиг. 3 - схема блока определени ошибки; на фиг. 4 - схем блока восстановлени .FIG. 1 is a functional diagram of the device in FIG. 2 is a block diagram of an operation code storage unit; in fig. 3 is a diagram of an error detection unit; in fig. 4 — recovery unit diagrams.
Устройство (фиг.. 1) содержит блок 1 хранени кода операции, блок 2 формировани адреса микрокоманды, блок 3 пам ти микрокоманд, ключ 4, элемент 5 задержки, регистр 6 микрокoмaндj элемент 7 задержки, второй коммутатор 8, дешифратор 9 кода микрокоманд , сдвигатель 10 кода микропрограммы , схему 11 сравнени , элемент 12 задержки, блок 13 определени ошибки, блок 14 восстановлени и первый коммутатор 15.The device (Fig. 1) contains the operation code storage unit 1, the micro-command address generation unit 2, the micro-command memory unit 3, the key 4, the delay element 5, the micro-register register 6 delay element 7, the second switch 8, the micro-command decoder 9, the shifter 10 firmware code, comparison circuit 11, delay element 12, error detection block 13, recovery block 14, and first switch 15.
Блок 1 хранени кода операции (фиг. 2) содержит две группы элементов И 16 и 17, группу элементов ИЛИ, 18, группу триггеров 19, три элемент И 20-22 и элемент ИЛИ 23.The operation code storage unit 1 (Fig. 2) contains two groups of elements AND 16 and 17, a group of elements OR, 18, a group of flip-flops 19, three elements AND 20-22 and an element OR 23.
Блок 13определени ошибки (фиг.З содержит группу триггеров 24, счетчик 25, дешифратор 26, группу элементов И 27 и элемент ИЛИ 28.The error detection unit 13 (FIG. 3) contains a group of triggers 24, a counter 25, a decoder 26, a group of elements AND 27 and an element OR 28.
Блок 14 восстановлени (фиг. 4) содержит элемент ИЛИ 29, три элемента И 30-32 и три триггера 33-35. The recovery unit 14 (FIG. 4) contains an OR element 29, three AND elements 30-32 and three flip-flops 33-35.
Входныесигналы блока 1 хранени кода операции (фиг. 2): А(0)-А(3) код операции команды; Блокировка сигнал поступает из блока 14 восстановлени при возникновении ошибки пор дка следовани микрокоманд, запрещает прием кода операции в устройство и подключает выход блока 1 либо по входу блока 1, либо к пр мым выходам триггеров 19, Запуск - сигнал разрешени приема кода операции в устройство; Сб - сигнал сброса, означающий-окончание микропрограммы , поступает из блока 3, сбрасывает триггеры 19 при отсутствии сигнала Блокировка.The input signals of the operation code storage unit 1 (Fig. 2): A (0) -A (3) command operation code; The blocking signal comes from the recovery block 14 when an error occurs in the order of microcommands, prohibits the receipt of the operation code in the device and connects the output of block 1 either to the input of block 1 or to the direct outputs of the trigger 19, the trigger to enable the reception of the operation code to the device; Sat - reset signal, indicating the end of the firmware, comes from block 3, resets the triggers 19 in the absence of the lock signal.
Выходные сигналы блока 1: АК(0)АК (3) - адрес первой микрокомандыThe output signals of block 1: AK (0) AK (3) - the address of the first microcommand
микропрограммы (код операции команды ) ,firmware (command operation code),
Входные сигналы блока 13 определени ошибки (фиг. 3): ОП(1)-ОП(4) информационные сигналы, которые выдаютс из схемы 11, +1 - сигнал подсчета номера микрокоманды в микропрограмме , поступает из блока 3 через третий элемент задержки (не покааан ); Сб. - сигнал сброса счетчика 25 и группы триггеров 24, означающий окончание микропрограммы и поступающий из блока 3.Input signals of the error detection unit 13 (Fig. 3): OP (1) -OP (4) information signals that are output from the circuit 11, +1 - the micro-command number counting signal in the microprogram comes from block 3 via the third delay element (not okay); Sat - the reset signal of the counter 25 and the group of triggers 24, indicating the end of the firmware and coming from block 3.
Выходной сигнал блока 13: Ошибка - сигнал, единичный уровень которого указывает на наличие ошибки пор дка следовани микрокоманд.The output signal of block 13: Error is a signal whose unit level indicates an error of the order of microcommands.
Входные сигналы блока 14 восстановлени (фиг. 4): Ошибка - сигнал , указывающий на наличие ошибки пор дка следовани микрокоманд и поступающий из баока 13; Сб. - сигнал сброса триггеров 33 и 34, который выдаетс в случае отсутстви ошики при повторном выполнении команды и поступает из блока 3.Input signals of the recovery unit 14 (Fig. 4): Error — a signal indicating an error of the order of microcommands and coming from Baoka 13; Sat - a reset signal for triggers 33 and 34, which is issued in the absence of errors when the command is executed again and comes from block 3.
Выходные сигналы блока 14: Запрет - сигнал ошибки пор дка следовани микрокоманд, который вьщаетс в коммутатор 15; Блокировка - сигнал блокировки входа устройства микропрограммного управлени и устройства модификации адреса следующей команды; Сбой - сигнал отказа устройства из-за нарушени пор дка следовани микрокоманд в микропрограмме при повторном выполнении команды (выход неисправности устройства).The output signals of block 14: Disable — error signal of the order of microcommands that is entered into the switch 15; Block - signal to block the input of the firmware control device and the device for modifying the address of the next command; Failure - device failure signal due to violation of the order of microcommands in the microprogram when the command is re-executed (device failure output).
Устройство работает следующим образом .The device works as follows.
На вход кода операции устройства поступает адрес микропрограммы и уп равл ющий сигнал Запуск. Адресом микропрограммы вл етс код операции команды, котора выполн етс по данной микропрограмме. Адрес поступает на вход блока 1 и запоминаетс в триггерах 19. С выхода блока 1 адрес поступает на вход блока 2 формировани адреса микрокоманды, с выхода которого адрес поступает в блок 3 пам ти микрокоманд. Считанна по данному адресу информаци поступает в регистр 6 микрокоманд. Разрешение приема информации в регистр микрокоманд происходит по задержанному сигналу Запуск. 3 В первой чейке кащт,ой микропрограммы хранитс не микрокоманда, а специальный код микропрограммь, который определ ет последовательность микрокоманд, выполн емых по данной микропрограмме. В конце выполнени каждой микропрограммы коммутатор настраиваетс на пропуск информации в сдвигатель 10, поэтому код микропрограммы из регистра 6 микрокоманд через коммутатор 8 поступает в сдвигатель 10. Сигнал Запуск через второй элемен 12 задержки настраивает коммутатор 8 на пропуск информации в дешифратор 9 кода микрокоманд, а также пос тупает на вход синхронизации блока формировани адреса микрокоманды, в котором образуетс адрес первой мик рокоманды микропрограммы, котора считываетс из блока 3 пам ти микрокоманд в регистр 6 микрокоманд. Так как коммутатор 8 настроен на пропуск информации в дешифратор 9, микрокоманда из регистра 6 микрокоманд через коммутатор 8 поступает н вход дешифратора 9 кода микрокоманд Микрокоманда состоит из кода операц адресной части и признака конца мик ропрограммы. Признак в дешифратор 9 не поступает, У всех микрокоманд, к ме последней и кода микропрограммы значение признака нулевое, в послед ней микрокоманде микропрограммы зна чение признака единичное, поэтому после считывани последней микрокоманды происходит настройка коммутат ра 8 на пропуск информации в сдвига тель 10, сброс блока 1 хранени кода операции и блока 2 формировани адреса микрокоманд. После сброса блока 2 он не реагирует на сигнал синхронизации до прихода сигнала Запуск. Перед выполнением первой команды программы выполн етс команда, котора состоит из одной микрокоманды, имеющей единичное значение признака. Это делаетс дл настройки коммутатора 8 дл пропуска информации в сдвигатель 10 После передачи микрокоманды из регистра 6 микрокоманд в дешифратор 9, ее код операции дешифрируетс и вьщаетс на схему 11 сравнени , а микрокоманда поступает на коммутатор 15, В схеме 11 сравнени происходит сравнение кода микрокоманды с кодом 704 микропрограммы. В случае совпадени кода каждой микрокоманды, определенного в дешифраторе, с соответствующими разр дами кода микропрограммы на выходе формируетс единичный по- . тенциал. Блок 13 работает следующим образом . Пор дковый номер микрокоманд в микропрограмме со счетчика 25 подаетс на дешифратор 26, единичный потенциал последовательно по вл етс на соответствуюш 1х выходах дешифратора 26. При непоступлении единичного потенциала на информационные входы ОП(1)-ОП(4), соответствуюш 1й триггер остаетс в О, единичный потенциал имеетс на инверсном выходе триггера, происходит установка в единичное положение сигнала Ошибка. При поступлении сигнала Ошибка в блок 14 восстановлени устанавливаетс в 1 триггер 30, и сигналом Запрет блокируетс коммутатор 15, после приема сигнала Сб. устанавливаетс в 1 триггер 34, сигналом Блокировка блокируетс вход устройства . До сигналу Запуск происходит повторное выполнение команды. Ее код считываетс из блока 1. Микропрограмма выполн етс в описанной последовательности . Если ошибки при повторном выполнении не произойдет, то триггеры 33 и 34 устанавливаютс в О, и устройство микропрограммного управлени продолжает нормальное функционирование; если ошибка произойдет , то триггер 35 устанавливаетс в 1, сигнал Сбой указывает на отказ устройства из-за нарушени пор дка следовани микрокоманд в микропрограмме . Формула ,из обретени 1. Устройство ьшкропрограммного управлени , содержащее блок формировани адреса микрокоманды, блок пам ти микрокоманд, регистр микроко манд , ключ, первый и второй элементы задержки, первый и второй коммутаторы , дешифратор кода микрокоманд, сдвигатель кода микропрограммы, схему сравнени и блок определени ошибки, причем выход блока формировани адреса микрокоманды соединен с адресным входом блока пам ти микрокоманд, выход которого соединен с информациониым входом регистра микрокоманд; первый выход деигифратора кода микрокоманд соединен с информационным входом первого коммутатора, выход кото рого соединен с выходом кода микро ,операций устройства, вход запуска устройства соединен с информационным входом ключа и входом начальной установки блока формировани адреса микрокоманды, вход управлени модификацией адреса которого соединен с входом записи регистра микрокоманд, с входом второго элемента задержки с управл ющим входом ключа и с выходом первого элемента задержки, вход которого соединен с выходом ключа, выход второго элемента задержки соединен с первьпч управл ющим входом второго коммутатора, информационный и второй управл ющий входы которого соединены соответственно с выходом полей адреса и кода операции и выходом признака конца микропрограммы регистра микрокоманд, первый выход второго коммутатора соединен с входом сдвигател кода микропрограммы, выход которого соединен с первьгм входом схемы сравнени , второй вход которой соединен с вторым входом дешифратора кода микрокоманд, вход которого соединен с вторым выходом второго коммутатора, группа выходов схемы сравнени соединена с группой информационных входов блока определени ошибки, выход признака ошибки которого соединен с управл ющим входом первого коммутатора, а выход признака конца микропрограммы регистра микрокоманд соединен с входом сброса блока определени ошибки и с входом сброса .блока формировани адреса микрокоманды , отличающеес тем, что, с целью повышени досто- верности функционировани устройства за счет восстановлени правильности пор дка следовани микрокоманд в микропрограмме при сбо х, в него введены блок хранени кода операции, третий элемент задержки и блок восстановлени , причем вход запуска устройства соединен с входом запуска блока хранени операции, выход третьего элемента задержки соединен с входом синхронизации блока определени ошибки , группа выходов блока хранени кода операции соединена с группой информационных входов блока формировани адреса микрокоманды, выход блока определени ошибки соединен с входомThe firmware operation address and the firmware address and the control signal Run are input to the operation code. The firmware address is the instruction operation code that is executed on this firmware. The address arrives at the input of block 1 and is stored in the triggers 19. From the output of block 1, the address is fed to the input of block 2 of the formation of the microcommand address, from the output of which the address enters the block 3 of the memory of microcommands. The information at this address is entered into the register of 6 microcommands. The permission to receive information into the microinstructions register occurs on a delayed start signal. 3 In the first slot of the firmware, the microcode is not stored by the microinstruction, but by the special microprogram code that determines the sequence of microinstructions executed by this microprogram. At the end of each firmware, the switch is configured to pass information to the shifter 10, therefore the firmware code from micro-register 6 through the switch 8 enters the shifter 10. The start signal through the second delay element 12 sets the switch 8 to pass the information to the decoder 9 of the micro-command, as well as It arrives at the synchronization input of the microcommand address generation unit, in which the address of the first microcommand of the microprogram is formed, which is read from the microcommand memory 3 into the microscopic register 6 Mand. Since the switch 8 is configured to pass information to the decoder 9, the microcommand from the register of 6 microcommands through the switch 8 enters the decoder 9 of the code of microcommands. The microcommand consists of the operator code of the address part and the sign of the end of the microprogram. The sign in the decoder 9 does not arrive. In all microcommands, the attribute value is zero at the last and microprogram code, in the last microprogram command, the sign attribute is one, therefore after reading the last microcommand the switch 8 is set to skip information in shift 10, reset unit 1 for storing the operation code; and unit 2 for forming the address of microcommands. After block 2 is reset, it does not respond to the synchronization signal until the Start signal arrives. Before executing the first instruction of the program, the instruction is executed, which consists of one microcommand having a single sign value. This is done to set up the switch 8 to pass information to the shifter 10 After the microcommand is transferred from register 6 microcommands to decoder 9, its opcode is decrypted and transmitted to the comparison circuit 11, and the microinstruction enters the switch 15, In the comparison circuit 11, the microcode is compared to code 704 firmware. In the event that the code of each micro-command defined in the decoder coincides with the corresponding bits of the micro-program code, a single one is generated at the output. the potential Block 13 works as follows. The sequence number of microinstructions in the microprogram from counter 25 is applied to decoder 26, a single potential appears successively at the corresponding 1x outputs of the decoder 26. When a single potential does not reach the information inputs OP (1) -OP (4), the corresponding 1st trigger remains in O , a single potential exists at the inverse of the trigger output, the error signal is set to a single position. When a signal arrives, the Error in recovery block 14 is set to 1 trigger 30, and Switch 15 locks the switch 15 after receiving the signal. is set to 1 trigger 34, the Locking signal blocks the input of the device. Prior to the start signal, the command is re-executed. Its code is read from block 1. The firmware is executed in the described sequence. If errors during re-execution do not occur, then the triggers 33 and 34 are set to O, and the firmware control device continues normal operation; if an error occurs, then the trigger 35 is set to 1, the Failure signal indicates a device failure due to disrupting the order of micro-commands in the microprogram. The formula from Find 1. A program control unit containing a microcommand address generation unit, a microinstructor memory block, a microcode register, a key, first and second delay elements, first and second switches, a microprogram code decoder, a microprogram code shifter, a comparison circuit and a block determining an error, wherein the output of the micro-command address generation unit is connected to the address input of the micro-instruction memory block, the output of which is connected to the information input of the micro-command register; the first output of the microinstructor code de-diffuser is connected to the information input of the first switch, the output of which is connected to the output of the micro code, device operations, the device start input is connected to the key information input and the initial installation input of the microcommand address generation unit, the address modification control input is connected to the write input register of microinstructions, with the input of the second delay element with the control input of the key and with the output of the first delay element, the input of which is connected to the output of the key, output The second delay element is connected to the first control input of the second switch, the information and second control inputs of which are connected respectively to the output of the address and operation code fields and the output of the microprogram register microprogram end sign, the first output of the second switch is connected to the microprogram code shift input, the output of which is connected with the first input of the comparison circuit, the second input of which is connected to the second input of the decoder of the microinstruction code, the input of which is connected to the second output of the second com The output group of the comparison circuit is connected to the group of information inputs of the error detecting unit, the output of the error indication of which is connected to the control input of the first switch, and the output of the sign of the end of the microprogram microprogram register is connected to the reset input of the error detection unit and the reset input of the microcommand address generation unit , characterized in that, in order to increase the reliability of the operation of the device by restoring the correctness of the order of microcommands in the microprogram when using bx, an operation code storage unit is entered into it, a third delay element and a recovery unit, the device’s start input is connected to the operation storage unit start input, the third delay element output is connected to the synchronization input of the error determination unit, the output code group of the operation code storage unit is connected to the group of information inputs of the micro-command address generation unit, the output of the error detection block is connected to the input
признака ошибки блока восстановлени , выход запрета вьщачи микроопераций которого соединен с управл ющим входом первого коммутатора, выход признака сбо блока восстановлени соединен с выходом неисправности устройства , выход блокировки блока восстановлени соединен с входом блокировки блока хранени кода операции,the sign of the recovery unit error, the output of which the micro-operations are prohibited is connected to the control input of the first switch, the output of the recovery sign of the recovery unit is connected to the device fault output, the lock output of the recovery unit is connected to the lock input of the operation code storage block,
группа адресных входов которого соединена с группой входов кода операции устройства, выход признака конца микропрограммы регистра микрокоманд соединен с входами сброса блокаthe group of address inputs of which is connected to the group of inputs of the operation code of the device, the output of the sign of the end of the microprogram of the register of micro-commands is connected to the reset inputs of the block
восстановлени и блока хранени кода операции, вход третьего элемента задержки соединен с выходом второго элемента задержки, причем блок восстановлени содержит элемент ИЛИ,recovery and storage unit operation code, the input of the third delay element is connected to the output of the second delay element, and the recovery unit contains the element OR,
три элемента И, три триггера, вход сброса блока восстановлени соединен с первым входом первого элемента И и с первым входом второго элемента И, выход которого соединен с входамиthree elements And three triggers, the reset input of the recovery unit is connected to the first input of the first element And and to the first input of the second element And, the output of which is connected to the inputs
сброса первого и второго триггеров, вход признака ошибки блока восстановлени соединен с входом установки в 1 первого триггера и с входом элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, пр мой выход первого триггера соединен с выходом запрета выдачи микроопераций блока восстановлени и с вторым входом первого элемента И, выход которого соединен с первым входом третьего элемента И, с входом установки в 1 второго триггера, пр мой выход которого соединен с выходом блокировки блока восстановлени , с вторым входом третьего элемента И, выход которого соединен с входом установки в 1 третьего триггера, пр мой выход которого соединен с выходом сбо блока восстановлени . 2, Устройство по п. 1, о т л и чающеес тем, что блок хрднени кода операции содержит две группы элементов И, группу элементов ИЛИ, группу триггеров, с первого по третий элементы И и элемент ИЛИ, причем группа ада1есных входов блока соединена с первыми входами элементов И первой группы, выходы которых соединены с первьми входами элементов ШШ группы, и с входами установки в 1 триггеров группы, пр мые выходы которых соединены с первыми входами элементов И второй группы, выходы которых соединены с вторыми входами элементов ИЛИ группы, выходы которых соединены с группой выходов блока, вход запуска блока соединен с первым входом элемента ИЛИ, выход которого соединен с первым входом первого элемента И, вход запуска блока соединен с первым входом второго элемента И, выход которого соединен с вторыми входами элементов И второй группы, выход элемента ИЛИ соединен.с первым входом третьего элемента И, выход первого элемента И соединен с вторыми входами элементов И первой группы, выход третьего элемента И соединен с входами установки в О триггеров группы, вход запуска блока соединен с вторым входом первого элемента И и с вторым входом второго элемента И, вход сброса блока соединен с вторым входом третьего элемента И. resetting the first and second triggers, the input of the error sign of the recovery block is connected to the input of the first trigger 1 and the input of the OR element, the output of which is connected to the second input of the second And element, the forward output of the first trigger is connected to the output of the recovery block micro-operations and the second input of the first element I, the output of which is connected to the first input of the third element I, with the installation input 1 of the second trigger, the direct output of which is connected to the output of the block of the recovery unit, with the second input the third element And, the output of which is connected to the input of the installation in 1 of the third trigger, the direct output of which is connected to the output of the recovery unit. 2, The device according to claim 1, which includes: the operation code of the operation code contains two groups of elements AND, a group of elements OR, a group of flip-flops, first to third elements AND, and an element OR, and the group of the corresponding inputs of the block is connected to the first inputs of the AND elements of the first group, the outputs of which are connected to the first inputs of the elements of the W of the group, and the installation inputs in 1 group triggers, the direct outputs of which are connected to the first inputs of the elements AND of the second group, the outputs of which are connected to the second inputs of the OR elements, outputs to oih connected to a group of outputs of the block, the input start block is connected to the first input of the element OR, the output of which is connected to the first input of the first element And the input start of the block is connected to the first input of the second element And the output of which is connected to the second inputs of the elements of the second group, output the OR element is connected to the first input of the third element AND, the output of the first element AND is connected to the second inputs of the elements AND of the first group, the output of the third element AND is connected to the inputs of the installation in O group triggers, the start input of the block is connected to the second input of the first element And with the second input of the second element And, the reset input of the block is connected to the second input of the third element I.
3. Устройство по п. t, о т л и3. The device according to p. T, about t l and
чающеес тем, что блок определени ошибки содержит счетчик, дешифратор , группу элементов И, группу триггеров и элемент ИЛИ, причем группа информационных входов блока подключена к входам установки в 1 триггеров группы, инверсные .выходы которых соединены с первыми входами элементов И группы, вторые входы которых соединены с выходами дешифратора , вход которого соединен с выходом счетчика, вход сброса которого, а также входы установки в О триггеров группы соединены с входом сброса блока, счетный вход счетчика соединен с входом синхронизации блока, вы ,ходы элементов И группы соединены с входами элемента ИЛИ, выход которого вл етс выходом блоКа.In particular, the error detection block contains a counter, a decoder, a group of elements AND, a group of triggers and an OR element, and a group of information inputs of the block are connected to the installation inputs of 1 group triggers, the inverse outputs of which are connected to the first inputs of the elements AND group, the second inputs which are connected to the outputs of the decoder, the input of which is connected to the output of the counter, the reset input of which, as well as the installation inputs in O group triggers are connected to the input of the unit reset, the counting input of the counter is connected to the input of synchronizers unit, you, the moves of the AND elements of the group are connected to the inputs of the OR element, the output of which is the output of the block.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843805881A SU1265770A1 (en) | 1984-10-26 | 1984-10-26 | Microprogram control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843805881A SU1265770A1 (en) | 1984-10-26 | 1984-10-26 | Microprogram control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1265770A1 true SU1265770A1 (en) | 1986-10-23 |
Family
ID=21144283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU843805881A SU1265770A1 (en) | 1984-10-26 | 1984-10-26 | Microprogram control device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1265770A1 (en) |
-
1984
- 1984-10-26 SU SU843805881A patent/SU1265770A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 556439, кл. G 06 F 9/22, 1976. Авторское свидетельство СССР № 1068939, кл. G 06 F 9/22, 1982. - * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0355286B1 (en) | Checkpoint retry mechanism | |
| US4199810A (en) | Radiation hardened register file | |
| US4866713A (en) | Operational function checking method and device for microprocessors | |
| SU1265770A1 (en) | Microprogram control device | |
| SU1270772A1 (en) | Microprogram device with checking | |
| SU1702370A1 (en) | Microprogram control device with checking | |
| SU935958A1 (en) | Microprogram control device | |
| SU1365091A1 (en) | Microprogram processor | |
| SU1068937A1 (en) | Firmware control unit | |
| SU1476465A1 (en) | Microprogram control unit | |
| SU1594533A1 (en) | Microprogram control device with check and restoration | |
| SU1365082A1 (en) | Multiprogram self-monitoring control device | |
| SU1460722A1 (en) | Device for monitoring a multiprocessor system | |
| SU598080A1 (en) | Arrangement for monitoring microprogramme sequence effecting | |
| SU1636845A1 (en) | Microprogrammed controller | |
| SU1027726A1 (en) | Microprogrammed control device | |
| SU1517031A1 (en) | Processor to online memory interface | |
| SU1267415A1 (en) | Microprogram control device | |
| SU1056193A1 (en) | Device for control of microprogram restoration of fault | |
| SU1599862A1 (en) | Device for monitoring microprocessor | |
| SU830386A1 (en) | Microprogramme-control device | |
| SU1273926A1 (en) | Adaptive module of microprogram control device | |
| SU943728A1 (en) | Microprogram control device | |
| SU1179342A1 (en) | Device for restoring operation of processor | |
| SU401998A1 (en) | DEVICE FOR CONTROL OF CONTROL CHAINS |