SU1262522A1

SU1262522A1 - Коррел тор

Info

Publication number: SU1262522A1
Application number: SU853874006A
Authority: SU
Inventors: Владимир Александрович Погрибной; Олег Романович Пристайко; Павел Петрович Пущаев; Остап Михайлович Савчин
Original assignee: Физико-механический институт им.Г.В.Карпенко; Институт Земного Магнетизма,Ионосферы И Распространения Радиоволн Ан Ссср
Priority date: 1985-03-27
Filing date: 1985-03-27
Publication date: 1986-10-07

Abstract

Изобретение относитс к цифровой электроизмерительной технике и предназначено дл аппаратурного определени в масштабе реального времени коррел ционной функции с симметричными разнопол рными сдвигами случайных процессов. Цель изобретени расширение функциональных возможностей коррел тора .за счет обеспечени возможности определени коррел ционной функций с симметричными разнопол рными сдвигами. Цель изобретени достигаетс за счет введени в коррел тор регистра сдвига, блока умножени , распределител импульсов, коммуQ S татора, двух накапливающих сумматоров , блока накопителей, двух дельта (Л модул торов и двух блоков элементов И с .соответствующими функциональными св з ми между ними и известными блоками коррел тора. 3 ил.

Description

Изобретение относится к цифровой электроизмерительной технике и предназначено для аппаратурного определения в масштабе реального времени корреляционной функции с симметричными разнополярными сдвигами случайных процессов.

Цель изобретения - расширение функциональных возможностей коррелятора за счет определения корреляционной функции с симметричными разнополярными сдвигами.

На фиг.1 представлена структурная схема коррелятора; на фиг.2 - схема блока синхронизации; на фиг.З - временные диаграммы работы коррелятора.

Коррелятор (фиг.1) содержит первый 1 и второй 2 дельта-модуляторы, первый 3 и второй 4 регистры сдвига, второй 5 и первый 6 накапливающие сумматоры, первый 7 и второй 8 коммутаторы, блоки умножения в виде первого 9 и второго ГО умножителей, первый 11 и второй 12 распределители импульсов, первый 13 и второй 14 блоки накопителей, блок 15 синхронизации, первый 16 и второй 17 блоки элементов И, первый 18 и второй 19 информационные входы коррелятора, первая 20 и вторая 21 группа выходов коррелятора.

Блок синхронизации‘(фиг.2) содержит генератор 22 тактовых импульсов, первый 23 и второй 24 счетчики, элемент И 25, счетчик 26 адресов, третий счетчик 27.

Устройство работает следующим образом.

Входные сигналы х(t) и y(t) подаются на входы дельта-модуляторов 1 и 2 с равномерными/ шагом квантования.

Таким образом, на первом и втором выходах дельта-модуляторов формируются соответственно двоичные дельтакодовые последовательности и го -разрядные коды с частотой дискретизации Т . Линейные дельта-кодовые последовательности с первых выходов дельтамодуляторов 1 и 2 поступают на информационные входы регистров 3 и 4. Под воздействием каждого импульса, поступающего с блока 15 синхронизации, в регистрах 3 и 4 происходит сдвиг дельта-кодовой одноразрядной двоичной последовательности. Длина каждого регистра 3 и 4 определяется из соотношения

Р = Р'т'ту /Т ¹ ,

2 - 1 I где Т , Г - соответственно частоτι ты дискретизации при дельта-модуляции и импульсно-кодовой модуляции .

Дельта-кодовые последовательности с выходов регистров 3 и 4 поступают на входы второго и первого накапливающих сумматоров .5 и 6, на выходе которых под воздействием импульсов, поступающих с выхода блока I5 синхронизации, формируются данные о входных сигналах в виде -разрядного двоичного кода в формате импульснокодовой модуляции с периодом дискретизации 'l'_D. Отсчеты входных сигналов с вторых выходов дельта-модуляторов

I и 2, в виде го -разрядного двоичного кода, поступают на входы первого 16 и второго 17 блоков элементов И, обеспечивающих прореживание указанных оцифрованных отсчетов под воздействием импульсов, поступающих с соответствующего выхода блока синхронизации, длительностью Т _д с частотой повторения Т ‘ . Сигналы с выходов блоков 17. и 16 поступают на соответствующие входы первого 9 и второго 10 умножителей соответственно, где на протяжении времени Т_д перемножаются с выходными сигналами сумматоров 5 и 6, поступающих через коммутаторы 7 и 8. Умножители 9 и 10 выдают произведения с периодом Т_д/ /(Р+1), которые через распределители

II и 12 поступают на входы блоков 13 и 14 накопителей. Коммутаторы 7 и 8 имеют по Р+1 входов. Распределители 11 и 12 имеют также Р+1 вход. Адресные входы коммутаторов 7,8 и распределителей 11 и 12 подключены к группе выходов блока 15 синхронизации. Блоки 13 и 14 накопителей реализуют корреляционную функцию для каждого из сдвигов го С [ -р,,,,,0,Р).

I

Генератор 22 формирует прямоугольные импульсы с периодом повторения Т_д/Р+1). Счетчик 23, обеспечивающий деление частоты, формирует прямоугольные импульсы с периодом повторения Т_д, по передним фронтам которых обеспечивается сдвиг одноразрядного дельта-кода в регистрах 3 и 4 и преобразование входных сигналов в го-разрядный и одноразрядный двоичные коды в дельта-модуляторах 1 и 2. Счетчик-распределитель 24, обеспечивающий деление частоты, формирует на

1262522 4 выходе импульсы прямоугольной формы длительностью 1\ и частотой повторения Т , необходимые для управления работой блоков 16 и 17. Элемент И 25 обеспечивает прохождение импульсов с ₅периодом повторения Тд/(Р+1) с генератора „22 на входы счетчиков 26 и 27 на протяжении действия импульсов с выхода счетчика 24. Счетчик 26 формирует адреса для управления рабо- 10 той коммутаторов 7 и 8 распределителей 1 1 и 1 2.

Таким образом, левая часть предлагаемого устройства реализует функцию корреляции 15

К_уу(ш₄) = К_ух(-п_л)= Х;у.+ш_А, i - 1 для сдвигов Ш_Л€ [ О,1,..,Р], а правая часть - функцию

N-lm_n| ^Кх, ^{= Κ}γχ ΣΞ, i -1’ для сдвигов щ_пе[-Р,...-1]25 в масштабе реального времени.

Claims

Изобретение относитс к цифровой электроизмерительной технике и нреднаэначено дл аппаратурного определени в масштабе реального времени коррел ционной функции с симметричными разнопол рными сдвигами случайных процессов. Цель изобретени - расширение функциональных возможностей коррел тора за счет определени коррел ционной функции с симметричными разнопол рными сдвигами. На фиг.1 представлена структурна схема коррел тора; на фиг.2 - схема блока синхронизации; на фиг.З - временные диаграммы работы коррел тора. Коррел тор (фиг.1) содержит первый 1 и второй 2 дельта-модул торы, первый 3 и второй А регистры сдвига, второй 5 и первый 6 накапливающие сумматоры, первый 7 и второй 8 коммутаторы , блоки умножени в виде пер вого 9 и второго 10 умножителей, первый 11 .и второй 12 распределители импульсов, первый 13 и второй 14 блоки накопителей, блок 15 синхронизации , первый 16 и второй 17 блоки элементов И, первый 18 и второй 19 информационные входы коррел тора, перва 20 и втора 21 группа выходов коррел тора. Блок синхронизации (Фнг. 2) содержит генератор 22 тактовых импульсов, первый 23 и второй 24 счетчики, элемент И 25, счетчик 26 адресов, третий счетчик 27. Устройство работает следующим образом. Входные сигналы х(t) и v(t) подаютс на входы дельта-модул торов I и 2 с равномерными; шагом квантовани . Таким образом, на первом и втором выходах дельта-модул торов формируют с соответственно двоичные дельтакодовые последовательности и -разр дные коды с частотой дискретизации Т . Линейные дельта-кодовые последо вательности с первых выходов дельтамодул торов 1 и 2 поступают на инфор мационные входы регистров 3 и 4, Под воздействием каждого импульса, посту пающего с блока 15 синхронизации, в регистрах 3 и 4 происходит сдвиг дельта-кодовой одноразр дной двоично последовательности. Длина каждого регистра 3 и 4 определ етс из соотношени f Р-т1 /Т , 2 где , I - соответственно частоты дискретизации при дельта-модул ции и импульсно-кодовой модул ции . Дельта-кодовые последовательности с выходов регистров 3 и 4 поступают на входы второго и первого накапливающих сумматоров .5 и 6, на выходе которых под воздействием импульсов, поступающих с выхода блока 15 синхронизации , формируютс данные о входных сигналах в виде -разр дного двоичного кода в формате импульснокодовой модул ции с периодом дискреОтсчеты входных сигналов тизации с вторых выходов дельта-модул торов Iи 2, в виде ч -разр дного двоичного кода, поступают на входы первого 16 и второго 17 блоков элементов И, обеспечив.чющих прореживание указанных оцифрованных отсчетов под воздействием импульсов, поступающих с соответствующего выхода блока синхронизации , длительностью Т д с частотой повторени Т . Сигналы с выходов блоков 17 и 16 поступают на соответствующие входы первого 9 и второго 10 умножителей соответственно, где на прот жении времени Тд перемножаютс с выходными сигналами сумматоров 5 и 6, поступающих через коммутаторы 7 и 8. Умножители 9 и 10 выдают произведени с периодом Тд/ /(Р+1), которые через распределители IIи 12 поступают на входы блоков 13 и 14 накопителей. Коммутаторы 7 и 8 имеют по Р+1 входов. Распределители II и 12 имеют также Р+1 вход. Адресные входы коммутаторов 7,8 и распределителей 11 и 12 подключены к группе выходов блока 15 синхронизации . Блоки 13 и 14 накопителей реализуют коррел ционную функцию дл каждого из сдвигов i -Р,...,0,р. Генератор 22 формирует пр моугольные импульсы с периодом повторени Тд/Р+1). Счетчик 23, обеспечивающий деление частоты, формирует пр моугольные импульсы с периодом повторени Тд, по передним фронтам которых обеспечиваетс сдвиг одноразр дного дельта-кода в регистрах 3 и 4 и преобразование входных сигналов в 1-п-разр дный и одноразр дный двоичные коды в дельта-модул торах 1 и 2. Счетчик-распределитель 24, обеспечивающий деление частоты, формирует на 3 выходе импульсы пр моугольной формы длительностью Тд и частотой повторе ни Т , необходимые дл управлени раГОтой блоков 16 и 17. Элемент И 2 обеспечивает прохождение импульсов периодом повторени Тд/(Р+1) с ген ратора „22 на входы счетчиков 26 и 27 на прот жении действи импульсов с выхода счетчика 24. Счетчик 26 формирует адресп дл управлени раб той коммутаторов 7 и 8 распределите лей П и I
2. Таким образом, лева часть предл гаемого устройства реализует функци коррел ции Ми,, К,, (т) Ky,(-Fi)s х.у,+т, i-1 дл сдвигов m рf О,1,...РЗ, а права часть - функцию ) хЮ . ДЛЯ сдвигов mг, е -Р, .. .-1 в масштабе реального времени. Формула изобретени Коррел тор, содержащий первый регистр сдвига, первый блок умножени , первый распределитель импульсов, пер вый коммутатор, первый блок накопите лей и блок синхронизации, выходы первого распределител импульсов соединены с соответствующими информационными входами первого блока накопителей , выходы разр дов которого вл ютс выходами первой группы коррел тора , выход первого коммутатора соединен с первым входом первого блока умножени , адресный вход первого коммутатора соединен с кодовым выходом блока синхронизации, отличающийс тем, что, с целью расширени функциональных возможностей коррел тора за счет обеспечени возможности определени коррел ционной функции с симметричными разнопол рными сдвигами, в него вне- дены второй регистр сдвига, второй блок умножени , второй распределитель импульсов, второй коммутатор, первый и второй накапливающие сумматоры , второй блок накопителей, первый и второй дельта-модул торы, пер22 вый и второй блоки элементов И, причем информационные входы первого и второго дельта-модул торов вл ютс первым и вторым информационными входами коррел тора соответственно, выходы т-разр дного двоичного кода второго и первого дельта-модул торов соединены соответственно через одноименные блоки элементов И с вторым входом первого блока умножени и с первым входом второго блока умножени , выходы которых соединены соответственно с информационными входами одноименных распределителей импульсов , второй вход второго блока умножени соединен с выходом второго коммутатора , адресный вход которого объединен с тактовым входом второго распределител импульсов и подключен к кодовому выходу блока синхронизации , информационные входы второго коммутатора соединены с соответствующими выходами первого накапливак цего сумматора, тактовый вход которого объединен с одноименными входами обоих регистров сдвига, обоих дельта-модул торов, второго накапливающего сумматора и подключен к первому выходу блока синхронизации, второй выход которого соединен.с тактовыми входами обоих блоков элементов И, группа выходов блока синхронизации соединена соответственно с тактовыми входами накопителей первого и второго блоков, выходы второго распределител импульсов соединены с соответствующими информационными входами накопителей второго блока, выходы разр дов которого вл ютс выходами второй группы коррел тора, выходы линейной дельта-кодовой последовательности первого и второго дельтамодул торов соединены с информационными входами первого и второго регистров сдвига соответственно, выходы которых соединены с информационными входами второго и первого накапливакнцих сумматоров, выходы второго накапливающего сумматора подключены к соответствующим информационным вхо-. дам первого коммутатора, выход линейнрй дельта-кодовой последовательноети первого дельта модул тора соединен с соответствующим информационным входом второго накапливающего сумматора .