SU1262484A1 - Устройство дл умножени - Google Patents
Устройство дл умножени Download PDFInfo
- Publication number
- SU1262484A1 SU1262484A1 SU853875065A SU3875065A SU1262484A1 SU 1262484 A1 SU1262484 A1 SU 1262484A1 SU 853875065 A SU853875065 A SU 853875065A SU 3875065 A SU3875065 A SU 3875065A SU 1262484 A1 SU1262484 A1 SU 1262484A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- decimal
- binary
- summation
- tetrad
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретеиие относитс к области вычислительной техники и может быть использовано при разработке быстродействующих устройств дл умножени дес тичных чисел. Оно макет быть также применено в качестве основы при разработке универсальных быстродействукицих устройств умн исени двоичных и дес тичных чисел. Ценлью изобретени вл етс повьшение быстродействи устройства. Устройство содержит регистры множимого, множител и произведени , матрицу блоков дес тичного умножени , блок двоичного суммировани , блок тетрадного суммировани , блок суммировани тетрадных переносов, блок коррекции и блок дес тичного суммировани . Блок тетрадного суммировани содержит узелы суммировани тетрад, блок суммировани тетрадных переносов содержит узлы суммироваии тетрадных переносов , блок коррекции содержит узлы умножени на шесть, узлы суммир)ваг ни и преобразователи двоичного кода в дес тичный. Цель достигнута за S счет введени в устройство матрицы блоков дес тичного умножени и блок-а (Л тетрадного суммировани , содержащего узлы суммировани тетрад, причем в блоке коррекции узлы умножени на шесть и узлы сумм1фовани .выполнены двоичными. При этом выход младшей тетрады первого блока дес тичного умножени первой строки матрицы подключен к входу младшего разр да регистра произведени . I ил.
Description
Изобретение относится к вычислительной технике может быть использовано' при разработке быстродействующих устройств для умножения десятичных чисел и также применено в качестве основы при разработке универсальных быстродействующих устройств умножения двоичных и десятичных чисел.
Целью изобретения является повышение быстродействия устройства.
На чертеже приведена структурная схема предлагаемого устройства для умножения в предположении, что количество тетрад разрядов как у множителя, так и у множимого равно т.
Устройство содержит регистры 1-3 соответственно множимого, множителя и произведения, матрицу блоков 4 десятичного умножения, блок 5 двоичного суммирования, блок 6 тетрадного суммирования, блок 7 суммирования тетрадных переносов, блок 8 коррекции и блок 9 десятичного суммирования. Блок 6 тетрадного суммирования содержит узлы 10 +102m_t суммирования тетрад, блок 7 суммирования тетрадных переносов содержит узлы 1 1, + 5 суммирования Тетрадных переносов , блок 8 коррекции содержит узлы 12+12,., „ умножения на шесть, узлы
13^ + 13^ ,2 суммирования и преобразователи 14,+ 14двоичного кода в десятичный, выходы 15,+15^ 7 тетрадных переносов блока 5 двоичного суммирования .
Регистры 1 и 2 соответственно множимого и множителя предназначены для хранения m-разрядных десятичных сомножителей, в регистр 3 произведения записывается 2ш-разрядное десятичное произведение.
Каждый блок 4 десятичного умножения матрицы предназначен для десятичного перемножения двух десятичных цифр (цифры множимого и цифры множителя/, представленных, например, в коде 8-4-2-1. Пусть, например, цифра множимого равна 9, а цифра множителя равна 7, тогда на выходах старшей и младшей тетрад блока 4 будет сформирован результат 1001^0111=0110.0011, На выходах младших и старших тетрад блоков 4 десятичного умножения одной строки матрицы формируются два т-разрядных десятичных слагаемых, смещенных одно относительно другого на один десятичный разряд: первое слагаемое образовано значениями младших тетрад блоков 4, а второе - значениями стар ших тетрад блоков 4 десятичного умножения. Всего же на выходах матрицы блоков 4 десятичного умножения образуется 2т т-разрядных десятичных слагаемых, которые далее поступают на входы блока 5 двоичного суммирования в соответствии со значениями весов их разрядов.
Блок 5 двоичного суммирования предназначен для параллельного, по возможности, суммирования по правилам двоичной арифметики 2т т-разрядных десятичных слагаемых, сформированных на выходах матрицы блоков 4 десятичного умножения и поступающих на входы блока 5 в соответствии со значениями весов их разрядов. На выходах тетрад блока 5 образуется ре.зультат в k-рядном двоичном коде (k=2,3...,1; 1 - число рядов кода на данном выходе тетрад блока 5 двоичного суммирования), а на выходе 15 + +15^ j из блока 5 поступают тетрадные переносы. Например, на выход 15, подаются только те переносы, которые. образуются в первой наименее значимой тетраде блока 5 при двоичном суммировании в нем десятичных слагаемых и которые должны поступить и по, ступают в его соседнюю более старшую тетраду для правильного формирования результата на его выходах тетрад. Переносы, которые возникают в первой тетраде блока 5 и в ней же используются, на его выход 15, не должны подаваться. Тетрадные переносы, значения которых поступают на выхода 15,-152,..-2 блока 5, могут быть как одноразрядными двоичными числами, так и многоразрядными (двухразряднымй, трёхразрядньми или четырехразрядными) .Последнее имеет место, например, при использовании в блоке 5,двоичного суммирования многовходовых параллельных комбинационных счетчиков с целью увеличения его быстродействия.
Блок 6 тетрадного суммирования содержит узлы 10-,-10^ , суммирования тетрад. В них осуществляется двоичное суммирование значений тетрад, образовавшихся на соответствующих выходах тетрад блока 5. На выходах узлов 10,-10^^-] результат суммирования формируется в однорядном двоичном коде. Узлы 10.,-10^., суммирования тетрад фактически являются преобразователями k-рядных двоичных кодов в однорядные и могут быть раз работали известными методами и средствами .
Блок 7 суммирования тетрадных переносов содержит узлы 1 1, -1 1,^., ’ каждый из которых выполняет двоичное 5 суммирование тетрадных переносов, формируемых только в одной тетраде блока 5. Например, узел 11т производят суммирование только тех переносов, которые образуются в m-й тетра- ю де блока 5 двоичного суммирования и обязательно передаются в его (т+1)-ю тетраду.
С целью уменьшения значений двоич-.
ных сумм, фоомируемых на выходах уз- 15 лов 11.-11. „ блока 7 суммирования тетрадных переносов при умножении в устройстве чисел большой разрядности, узлы 1 1, -1 1,^. 2 суммирования тетрадных переносов соединены цепью 20 десятичного переноса. Это позволяет существенно упростить блок 8 коррекции и блок 9 десятичного суммирования. Для обеспечения при этом высокой скорости работы блока 7 значения 25 десятичных переносов узлов 11 -1 L
2тдолжны зависеть только от значений сумм, поступивших на их входы тетрадных переносов с разновесовых выходов 15,-1 5,^ 3 блока 5, и не зави- з0 сеть от значений их входных переносов. А это означает, что десятичный перенос, сформированный на выходе переноса j-ro узла (l<j<2m-3), поступает на вход переноса (j+1)-го узла 1I и в нем'обязательно локализуется, т.е. этот перенос не может вызвать сигнал десятичного переноса | из (j+Ι)-го узла 11, который в свою очередь мог бы вызвать сигнал пере-' _ носа из (j+2)-ro узла 11 и т.д. Формирование десятичных переносов в блоке 7 может быть организовано по разному, в частности оно может быть следующим: если на вход J-ro узла блока 7 поступает с выхода 15 j блока 5 число тетрадных переносов 10tN<20, то на его выходе переноса образуется значение переноса, равное единице; если 20^Ν<3Ό, то формируется значение переноса, равное двум и т.д. При этом должны корректироваться определенным образом выходные двоичные суммы узлов 11.-11 блока 7. 1 2п1'Э
Блок 8 коррекции содержит узлы 12, -12,т_2 умножения на шесть, узлы
13, -13,^.2 сумммирования и преобра- зователи 14,-14^., двоичного кода в десятичный. По значениям сумм тетрадных переносов, полученным на выходах узлов блока 7, в блоке 8 с помощью узлов 12^-12,^ , умножения на шесть формируется коррекция для результата, образовавшегося на выходах узлов 10, “Ю , суммирования тетрад блока 6 тетрадного суммирования. Такой принцип формирования коррекции объясняется тем, что при двоичном суммировании в блоке 5 десятичных слагаемых для получения правильного конечного результата необходимо всякий раз, когда возникает одноразрядный перенос из тетрады, корректировать эту тетраду путем добавления к ней числа.6. С целью увеличения быстродействия блока 5 и сокращения количества его оборудования это добавление числа 6 в нем не производится. Вместо этого в блоке 7 суммирования тетрадных переносов для каждой весовой позиции блока 5 подсчитывается число тетрадных переносов, по значению которого в соответствующем узле 1.2 умножения на шесть блока 8 формируется правильная коррекция. В узлах 12 -12, , осуществляется двоичное умножение на шесть, и они фактически являются двухвходовыми двоичными сумматорами со сквозным, либо ускоренным распространением переноса.
В блоке 8 с помощью узлов 13,,^2т-г производится равновесовое двоичное подсуммирование значений коррекций, образованных на выходах узлов 12,-12,^..2 умножения на шесть, к значениям результатов, сформированных на выходах соответствующих узлов Ιθ,-lOi^-i суммирования тетрад блока 6. Образовавшиеся при этом на выходах узлов 13,-13,^., двоичные суммы преобразуются на соответствующих преобразователях 14, -14, 2 в десятичные. Узлы 13,-13. „ являются быстродействующими двоичными сумматорами для сложения двух чисел. Следует отметить, что совокупность узлов 12-14 одного разряда блока 8 коррекции может быть реализована по соответствующей таблице истинности в виде малоразрядного быстродействующего ПЗУ небольшой емкости.
Блок 9 десятичного суммирования предназначен для быстрого суммирования десятичных результатов, сформироs ганных на- выходах преобразователей )4^-14,^ двоичного кода в десятичный с учетом весов их разрядов (кроме этого, на вход старшего разряда блока 9 поступает значение резуль- $ тата, образованного на выходе последнего узла блока 6 тетрадного суммирования). Организуя определенным образом вычисление десятичных переносов в узлах ll^-l^^. 3 блока 7 >с и регулируя рядность двоичного кода на выходах тетрад блока 5, в большинстве практических случаев можно обеспечить формирование на выходах преобразователей 14(-1 42гп.2 блока 8 ,5 коррекции двухразрядных десятичных результатов, а следовательно, в качестве блока 9 десятичного суммирования в устройстве может быть применен быстродействующий десятичный сумматор jc для сложения двух десятичных чисел.
Устройство работает следующим образом.
Одновременно либо последовательно во времени в регистры 1 и 2 соот- 25 ветственно множимого и множителя загружаются m-разрядные десятичные множители. После загрузки операндов во входные регистры 1 и 2 устройства начинают работать блоки 4 десятичного зо умножения матрицы, с помощью которых формируются в двоично-десятичном коде (например, в коде 8-4-2-1) тетрадные произведения соответствующих десятичных цифр множимого и множителя. Образованные на выходах блоков 4 десятичного умножения матрицы значения младших и старших тетрад этих произведений поступают далее на входы блока 5 двоичного суммирования в дд соответствии со значениями весов их разрядов в виде 2т т-разрядных десятичных слагаемых. В блоке 5 осуществляется быстрое суммирование этих 2т десятичных слагаемых,представленных в двоично-десятичном коде, как двоичных чисел, в результате чего на выходах тетрад блока 5 образуется k-рядный двоичный код (к=2, 3,... ...I; 1 - число рядов двоичного кода на данном выходе тетрад блока 5 двоичного суммирования), который в дальнейшем для каждого выхода тетрад блока 5 преобразуется к однорядному двоичному коду на соответствующем узле 10 блока 6 тетрадного суммирования. Параллельно с работой блока 6 и частично параллельно с работой блока 5 в блоке 7 формируются суммы тетрадных переносов, образовавшихся на выходах 15,-15^ 2 блока 5 двоичного суммирования, по которым в узлах 1 2, - 1 2 умножения на шесть блока' формируется коррекция для результата, получившегося на выходах блока 6 тетрадного суммирования. С помощью узлов 13 -132гп.г блока 8 производится равновесовое двоичное под- . суммирование значений коррекций, образованных на выходах узпоч 12, 12„ „умножения на шесть, к значениям результатов, сформированных на выходах соответствующих узлов 10, ~102гп 2 суммирования тетрад блока 6. Образовавшиеся при этом на выходах узлов 13,-132,.^-2 Двоичные суммы преобразуются на соответствующих преобразователях 14, -14,,^ 2 в десятичные, которые далее суммируются в блоке 9 десятичного суммирования в соответствии со значениями весов их разрядов. На выходе блока 9 десятичного суммирования получается окончательный результат умножения в устройстве двух m-разрядных чисел, который и записывается в соответствующие разряды регистра 3 произведения (в младший разряд регистра 3 записывается значение младшей тетрады произведения первого блока 4 десятичного умножения первой строки матрицы).
Claims (1)
- Изобретение относитс к вычислительной технике может быть использовано- при раз15аботке быстродействующих устройств дл умножени дес тичных чисел и также применено в качест ве основы при разработке универсальных быстродействующих устройств умно жени двоичных и дес тичных чисел. Целью изобретени вл етс повьппе ние быстродействи устройства. На чертеже приведена структурна схема предлагаемого устройства дл умножени в предположении, что количество тетрад разр дов как у множител , так и у множимого равно т. Устройство содержит регистры 1-3 соответственно множимого, множител и произведени , матрицу блоков 4 дес тичного умножени , блок 5 двоичного суммировани , блок 6 тетрадного суммировани , блок 7 суммировани тетрадных переносов, блок 8 коррекции и блок 9 дес тичного суммировани . Блок 6 тетрадного суммировани содержит узлы 10 -flO , суммировани тетрад, блок 7 суммировани тетрадных переносов содержит узлы 1 1 + + 11 суммировани тетрадных переносов , блок 8 коррекции содержит узлы 2,, J умножени на шесть, узлы 13 +13- ,-. суммировани и преобразо1 / ТТП ь ватели 14,+ 14л ,здвоичного кода в де с тичный, выходы ., тетрадных переносов блока 5 двоичного суммировани . Регистры 1 и 2 соответственно мно жимого и множител предназначены .дл хранени га-разр дных дес тичных сомножителей , в регистр 3 произведени записываетс 2т-разр дное дес тично произведение. Каждый блок 4 дес тичного умножени матрицы предназначен дл дес тич ного перемножени двух дес тичных цифр (цифры множимого и цифры множипредставленных , например, в коде 8-4-2-1. Пусть, например, цифра множимого равна 9, а цифра множител равна 7, тогда на выходах старшей и младшей тетрад блока 4 будет сформи рован результат lOObOl11 0110.0011. На выходах младших и старших тетрад блоков 4 дес тичного умножени одной строки матрицы формируютс два т-раз р дных дес тичных слагаемых, смещенных одно относительно другого на оди дес тичный разр д: первое слагаемое образовано значени ми младших тетрад блоков 4, а второе - значени ми стар 1 42 ших тетрад блоков 4 дес тичного умножени . Всего же на выходах матрицы блоков 4 дес тичного умножени образуетс 2т т-разр дных дес тичных слагаемых , которые далее notTynaraT на входы блока 5 двоичного суммировани в соответствии со значени ми весов их разр дов. Блок 5 двоичного суммировани предназначен дл параллельного, по возможности, суммировани по правилам двоичной арифметики 2т т-разр дных дес тичных слагаемых, сформированных на выходах матрицы блоков 4 дес тичного умножени и поступающих на входы блока 5 в соответствии со значени ми весов их разр дов. На выходах тетрад блока 5 образуетс результат в k-р дном двоичном коде (.,3. . . ,1; 1 - число р дов кода на данном выходе тетрад блока 5 двоичного суммировани ), а на выходе 15 + 15. 2 из блока 5 поступают тетрадные переносы. Например, на выход 15, подаютс тЬлько те переносы,которые, образуютс в первой наименее значимой тетраде блока 5 при двоичном суммировании в нем дес тичных слагаемых и которые должны поступить и поступают в его соседнюю более старшую тетраду дл правильного формировани результата на его выходах тетрад. Переносы, которые возникают в первой тетраде блока 5 и в ней же используютс , на его выход 15 не должны подаватьс . Тетрадные переносы, значени KOTOpbtX поступают на выхода 15,-IS,,.- блока 5, могут быть как одноразр дными двоичными числами. так и многоразр дными (двухразр днымй , трёхразр дньми или четырехразр дными ).Последнее имеет место, например, при использовании в блоке 5,двоичного суммировани многовходовых параллельных комбинационных счетчиков с целью увеличени его быстродействи . Блок 6 тетрадного суммировани содержит узлы , суммировани тетрад. В них осуществл етс двоичное суммирование значений тетрад , образовавшихс на соответствующих выходах тетрад блока 5. На выходах узлов 10,..) результат суммировани формируетс в однор дном двоичном коде. Узлы ., суммировани тетрад фактически вл ютс преобразовател ми k-р дных двоичных кодов в однор дные и могут быть разработаны известными методами и средствами . Блок 7 суммировани тетрадных переносов содержит узлы ( каждый из которых выполн ет двоичное суммирование тетрадных переносов, формируемых только в одной тетраде блока 5. Например, узел 1 1; производ т суммирование только тех переносов , которые образуютс в т-й тетраде блока 5 двоичного суммировани и об зательно передаютс в его (т+1)-ю тетраду. С целью уменьшени значений двои ных сумм, фоомируемых на выходах уз лов 11.-1 К „ блока 7 суммировани 1 т- 2 тетрадных переносов при умножении в устройстве чисел большой разр дно ти, узлы 1 Ц.2 суммировани те радных переносов соединены цепью дес тичного переноса. Это позвол ет существенно упростить блок 8 коррек ции и блок 9 дес тичного суммировани . Дл обеспечени при этом высокой скорости работы блока 7 значени дес тичных переносов узлов II -11 должны зависеть только от значений сумм, поступивших на их входы тетрадных переносов с разновесовых выходов ISj-lS, блока 5, и не зависеть от значений их входных переносов . А это означает, что дес тичный перенос, сформироваиньш на выходе переноса j-ro узла (), пос тупает на вход переноса (j+1)-го уз ла 11 ив нем-об зательно локализуетс , т.е. этот перенос не может вызвать сигнал дес тичного переноса i из (j+l)-ro узла 11, который в свою очередь мог Оы вызвать сигнал переноса из (j+2)-ro узла 11 и т.д. Формирование дес тичных переносов в бло ке 7 может быть организовано по разному , в частности оно может быть следующим: если на вход j-ro узла 11 блока 7 поступает с выхода 15 j блока 5 число тетрадных переносов I0s-N 20, то на его выходе переноса образуетс значение переноса, равное единице; если , то формируетс значение переноса, равное двум и т.д. При этом должны корректироватьс определенным образом выходные двоичные суммы узлов II.-II блока 7. Блок 8 коррекции содержит узлы 2|-l2,j.2 умножени на шесть, узлы 3,-13,.2 сумммировани и преобраJ 2т зователи двоичного кода в дес тичный. По значени м сумм тетрадных переносов, полученным на выходах узлов блока 7, в блоке 8 с помощью узлов 12-12 „ умно1 л.гт - жени на шесть формируетс коррекци дл результата, образовавшегос на выходах узлов 10 суммировани тетрад блока 6 тетрадного суммировани . Такой принцип формировани коррекции объ сн етс тем что при двоичном суммировании в блоке 5 дес тичных слагаемых дл получени правильного конечного результата необходимо вс кий раз, когда возникает одноразр дный перенос из тетрады, ко1 ректировать эту тетраду путем добавлени к ней числа,6. С целью увеличени быстродействи блока 5 и сокращени количества его оборудовани это добавление числа 6 в нем не производитс . Вместо этого в блоке 7 суммировани тетрадных переносов дл каждой весовой позиции блока 5 подсчитываетс число тетрадных переносов , по значению которого в соответствующем узле 1,2 умножени на шесть блока 8 формируетс правильна . коррекци . В узлах 12.-12. . осуще1 / m i ствл етс двоичное умножеиие на шесть, и они фактически вл ютс двухвходовыми двоичными сумматорами со сквозным , либо ускоренным распространением переноса. В блоке 8 с помощью узлов производитс р вновесовов двоичное подсуммирование значений коррекций , образованных на выходах узлов ,.2 умножени на шесть, к значени м результатов, сформированных Навыходах соответствующих узлов 10,10., суммировани тетрад блока 6. Образовавшиес при этом на выходах узлов ., двоичные суммы преобразуютс на соответствующих преобразовател х l, дес тичные. Узлы 13,-13 вл ютс быстродействующими двоичными сумматорами дл сложени двух чисел Следует отметить, что совокупность узлов 12-14 одного разр да блока 8 коррекции может быть реализована по соответствующей таблице истинности в виде малоразр дного быстродействующего ПЗУ небольшой емкости. Блок 9 дес тичного суммировани предназначен дл быстрого суммировани дес тичных результатов, сформиротайных на- выходах преобразователей 14 -14, лвоичного кода в дес тичный с учетом весов их разр дов (кроме этого, на вход старшего разр да блока 9 поступает значение результата , образованного на выходе послед него узла Ю.,.. 1 блока 6 тетрадного суммирова.ни ). Организу определенным образом вычисление дес тичных переносов в узлах , блока 7 и регулиру р дность двоичного кода на выходах тетрад блока 5, в большинстве практических случаев можно обеспечить формирование на вьЕходах преобразователей l, 1 frr коррекции двухразр дных дес тичных результатов, а следовательно, в качестве блока 9 дес тичного суммирова ни в устройстве может быть применен быстродействующий дес тичный суммато дл сложени двух дес тичных чисел. Устройство работает следующим образом . Одновременно либо последовательно во времени в регистры 1 и 2 соответственно множимого и множител загружаютс га-разр дные дес тичные мно жители. После загрузки операндов во входные регистры 1 и 2 устройства на чинают работать блоки 4 дес тичного умножени матрицы, с помощью которых формируютс в двоично-дес тичном коде (например, в коде 8-4-2-1) тетрадные произведени соответствующих дес тичных цифр множимого и множител . Образованные на выходах блоков 4 дес тичного умножени матрицы значени младших и старших тетрад этих произведений поступают далее на вхо ды блока 5 двоичного суммировани в соответствии со значени ми весов их разр дов в виде 2т т-разр дных дес тичных слагаемых. В блоке 5 осуществ л етс быстрое суммирование этих 2т дес тичных слагаемых,представленных в двоично-дес тичном коде, как двоич ных чисел, в результате чего на выходах тетрад блока 5 образуетс k-р дный двоичный код (,3,... ...I; 1 - число р дов двоичного кода на данном выходе тетрад блока 5 двоичного суммировани ), который в даль нейшем дл каждого выхода тетрад блока 5 преобразуетс к однор дному двоичному коду На соответствующем узле 10 блока 6 тетрадного суммировани . Параллельно с работой блока 6 и частично параллельно с работой 846 блока 5 в блоке 7 формируютс суммы тетрадных переносов, образовавшихс на выходах 1 5 -1 5„. „ блока 5 двоичнов узлах го суммировани . НО которым „умножени на шесть блока I / rn Z 8 формируетс коррекци дл результата , получившегос на выходах блока 6 тетрадного суммировани . С помоблока 8 произщью узлов водитс равиовесовое двоичное пОд- . суммирование значений коррекций, образованных на выходах узлоч 1Z 12 умнож ни на шесть, к значени м результатов, сформированных на выходах соответствующих узлов 10 10 . суммировани тетрад блока 6. Образовавшиес при этом на выходах узлов 1 3 -1 З,.,. двоичные суммы преобразуютс на соответствующих преобразовател х 14 дес тичные, которые далее суммируютс в блоке 9 дес тичного суммировани в соответствии со значени ми весов их разр дов . На выходе блока 9 дес тичного суммировани получаетс окончательный результат умножени в устройстве двух т-разр дных чисел, который и записываетс в соответствующие разр ды регистра 3 произведени (в младший разр д регистра 3 записываетс значение младшей тетрады произведени первого блока 4 дес тичного умножени первой строки матрицы). Формула изобретени Устройство дл умножени , содержащее регистры множимого, множител , произведени , блок двоичного суммировани , блок суммировани тетрадных переносов, блок коррекции и блок дес тичного суг-гмировани , причем блок суммировани тетрадных переносов содержит узлы суммировани тетраднь;х переносов, блок коррекции содержит узлы умножени на шесть,узлы суммировани и преобразователи двоичного кода в дес тичный, при этом выход i-ro тетрадного переноса, где ,2, 2т-2 (т-разр дность сомножителей), блока двоичного суммировани соединен с входом i-ro узла суммировани тетрадных переносов соответственно, выход которого соединен с входом i-го узла умножени на шесть, выход которого соединен с первым входом i-ro узла суммировани , j-и выход (,3,...,2т) блока дес тичного
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853875065A SU1262484A1 (ru) | 1985-03-25 | 1985-03-25 | Устройство дл умножени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853875065A SU1262484A1 (ru) | 1985-03-25 | 1985-03-25 | Устройство дл умножени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1262484A1 true SU1262484A1 (ru) | 1986-10-07 |
Family
ID=21169796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853875065A SU1262484A1 (ru) | 1985-03-25 | 1985-03-25 | Устройство дл умножени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1262484A1 (ru) |
-
1985
- 1985-03-25 SU SU853875065A patent/SU1262484A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1073771, к . G 06 F 7/52, 1982. Авторское свидетельство СССР М 1157542, кл. G 06 F 7/52, 1982. Авторское свидетельство СССР №1229757, кл. G 06 F 7/52, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4228520A (en) | High speed multiplier using carry-save/propagate pipeline with sparse carries | |
US5262976A (en) | Plural-bit recoding multiplier | |
US6446104B1 (en) | Double precision floating point multiplier having a 32-bit booth-encoded array multiplier | |
US5253195A (en) | High speed multiplier | |
EP0271255A2 (en) | High-speed binary and decimal arithmetic logic unit | |
EP0056199A1 (en) | Adder for exponent arithmetic | |
US20140136588A1 (en) | Method and apparatus for multiplying binary operands | |
GB815751A (en) | Improvements in electric calculators and accumulators therefor | |
GB2262637A (en) | Padding scheme for optimized multiplication. | |
KR100308726B1 (ko) | 고속 산술 장치에서 올림수 예견가산기 스테이지의 수를 감소시키는 장치 및 방법 | |
EP0428942B1 (en) | Plural-bit recoding multiplier | |
SU1262484A1 (ru) | Устройство дл умножени | |
KR950006581B1 (ko) | 영역 유효 평면도를 갖는 올림수 저장 가산기로 구성되는 2진 트리 승산기 | |
EP0534760A2 (en) | High speed multiplier device | |
US4276608A (en) | Fibonacci p-code parallel adder | |
SU1578711A1 (ru) | Устройство дл умножени | |
SU1180881A1 (ru) | Устройство дл умножени | |
SU842800A1 (ru) | Матричное устройство дл умножени | |
SU1262481A1 (ru) | Устройство дл умножени | |
De et al. | Fast parallel multiplication using redundant quarternary number system | |
SU1032453A1 (ru) | Устройство дл умножени | |
SU1013946A1 (ru) | Устройство дл умножени | |
SU842804A1 (ru) | Матричное устройство дл возведени В КВАдРАТ | |
RU1783513C (ru) | Матричный умножитель по модулю чисел Ферма | |
SU1626252A1 (ru) | Множительное устройство |