SU1258340A3

SU1258340A3 - Дуплексна система св зи с временным разделением сигналов

Info

Publication number: SU1258340A3
Application number: SU2084150A
Authority: SU
Inventors: Мория Такао; Мурано Казуо; Фудзикава Сюнидзи
Original assignee: Фудзицу Лимитед (Фирма)
Priority date: 1973-11-12
Filing date: 1974-11-11
Publication date: 1986-09-15
Also published as: DE2453628C3; DE2453628A1; BE822021A; NL7414662A; US3967058A; JPS5080019A; DE2453628B2; NL164443C; JPS5321963B2; FR2251139A1; CH592984A5; SE7413980L; GB1480937A; IT1024810B; FR2251139B1; NL164443B; SE407887B; CA1027252A

Abstract

Изобретение относится к электросвязии может быть использовано для дуплексной передачи цифровых сигналов. Цель изобретения - обеспечение передачи сигналов по двухпроводной линии связи. Система содержит главныйтерминал, состоящий из генераторасигналов (ГС) I, блока 2 синхронизации, приемопередатчика 3, блока 4 запрета передаваемого сигнала (БЗПС) и дискриминатора 5, а также периферийный терминал, состоящий из приемопередатчика 6, БЗПС 7, дискриминатора8, блока 9 выделения синхронизирующегоимпульса (ЕВСИ), блока 10 синхронизации и ГС 11. В главном терминале цифровой выходной сигнал ГС 1 преобразуется в приемопередат- 1ике 3 в импульс с возвратом к нулю, имеющий узкую ширину, который посыпаетсяна линию передачи. В то же времяприемопередатчик 3 передает сиг нал, который послан от периферийноготерминала,на БЗПС 4.КЗПС 4 препятствуетпрохождению цифрового сигнала, который приходит от ГС 1 в дискриминатор5. В периферийном терминале приемопередатчик6 передает через ВЗПС 7 импульс в дискриминатор 8. В то же время из БЗПС 7 посьтается импульс на БВСИ 9. Выделенный им синхронизи- РЗгющий импульс посылается в блок 10синхронизации, который формирует импульсдля посылки цифрового сигнала от ГС 11 и импульс для БЗПС 7. Таким образом, посьшка сигнала от перифе СМ

Description

рийного управл етс синхронизирующим сигналом, который вы- дел етс из сигнала, посланного от гла ного терминала. Цель достигает1

Изобретение относитс к электросв зи и может быть использовано дл дуплексной передачи цифровых сигналов .

Целью изобретени вл етс обеспечение передачи сигналов по двухпроводной линии св зи.

На фиг,1 изображена структурна электрическа , схема предложенной системы; на г.2 - вариант реализации главного и периферийного терминалов; на фиг.3 - временные диаграммы.

Дуплексна система св зи с временным разделением сигналов содержит в главном терминале генератор 1 сигналов , блок 2 синхронизации, приемопередатчик 3, блок 4 запрета передаваемого сигнала, дискриминатор 5, а в периферийном терминале - приемопередатчик 6, блок 7 запрета передаваемого сигнала, дискриминатор 8, блок 9 выделени синхронизирующего . импульса, блок 10 синхронизации и генератор П сигналов.

Вариант реализации главного терминала содержит триггер 12, мультивибратор 13, первый элемент И 14, первый транзистор 15, второй элемент И 16, второй транзистор 17, трансформатор 18, элемент И 19, инвертор 20.

Вариант реализации периферийного термг нала содержит трансформатор 21, первьй элемент И 22, второй элемент И 23, триггер 24, транзистор 25, элемент ИЛИ 26, лини 27 задержки, третий элемент И 28, инвертор 29.

Система работает следующим образом .

В главном терминале генератор 1 - сигналов вьфабатывает невозвращающийс к нулю цифровой информационный сигнал с посто нной скоростью передачи битов. Синхронизаци этой посто нной скорости передачи битов определ етс тактовым сигналом от блока 2 синхронизации. Цифровой выходной

с введением БЗИС и 7, дискриминатора 5, БВСИ 9 и ГС 11. Даны варианты выполнени главного и периферийного терминалов. 3 ил.

сигнал генератора 1 сигналов подаетс на приемопередатчик 3, который преобразует указанный цифровой выходной сигнал в импульс с возвратом

5 к нулю, который имеет узкую ширину, и посылает указантш этот импульс на линию передачи. В то же врем приемопередатчик 3 передает сигнал, который послан от периферийного тер минала на блок 4 запрета передаваемого сигнала. Блок 4 запрета передаваемого сигнала преп тствует прохождению цифрового сигнала, который приходит от генератора 1 сигналов, в

дискриминатор 5. Блок 4 запрета передаваемого сигнала работает в соответствии с тактовыми сигналами блока 2 синхронизации. В периферийном терминале приемопередатчик 6 передает через блок 7 запрета передаваемого сигнала прин тый импульс в дискриминатор 8. При этом выходной импульс из блока 7 запрета посыпаетс на блок 9 выделени синхронизирующего импульса. Выделенный синхронизи- рующий импульс посылаетс в блок 10 синхронизации, который формирует из указанного выделенного синхронизирующего импульса импульс дл посылки цифрового, сигнала от генератора 1 1 сигналов и импульс дл блока 7 запрета передаваемого сигнала, т.е. в периферийном терминале синхронизирующие импульсы формируютс из

35 тактового сигнала, посланного от главного терминала.

20

25

30

В предлагаемом устройстве посылка сигнала от периферийного терминала управл етс синхронизирующим сигналом, который выдел етс из сигнала , посланного от главного терминала , и это создает полную дугтлркс- ную систему с разделением по времени , основанную на цифровой технике, использующей цифровой сигнал.

3

Вариант реализации главного и периферийного терминалов работает следуюш;им образом.

Цифровой информационный (фиг.Зо) сигнал подаетс генератором 1 сигналов в главном терминале на один вход элемента И 14, а тактовый сигнал (фиг.Зб) - от блока 2 синхронизации на другой вход элемента И 14. На .3а показан случай, когда выход генератора 1 сигналов представл ет собой сигнал 1 . Когда сигнал на одном входе -элемента И 14 равен 1, элемент И 14 воз- буткдаетс , ток проходит через транзистор 15 и имеет высокий уровень 1, а когда входной сигнал на одном входе элемента И 14 равен О, возбуждаетс элемент И 16, имеющий вход запрета, и ток проходит через транзистор 17, когда воздействует входной тактовый сигнал (фиг.38) .Выходы транзистора 15 и транзистора 1 7 подсоединены к двум концам обмотки W1 трансформатора 18, к среднему отводу обмотки WI подсоединен источник напр жени . Следовательно, сигнал, показанный на ((1иг.38), по вл етс на обмотке W2 трансформатора 18 и посылаетс в линию передачи. Когда входной сигнал на одном входе элемента И 14 1, по вл етс импульс Р1, когда входной сигнал на одном входе элемента И 14 0 по вл етс импульс Р2, имеющий пол рность, противоположную импульсу Pt, т.е. сигнал, показанный на фиг.ЗЬ, вл етс бипол рным . Таким образом, сигнал, который посьшаетс от главного терминала в линию передачи, всегда содержит данные синхронизации и периферийный терминал может выделить из него синхронизирующий импульс, использу простую схему.

Импульсный сигнал посьшаетс от главного терминала и по вл етс также на обмотке W3 трансформатора 18. Однако импульсный сигнал на обмотке W3 не поступает на дискриминатор 5, так как элемент И 19 управл етс тактовым сигналом через инвертор 20. Би пол рньвй сигнал, который посыпаетс в линию передачи, задерживаетс на врем , прежде чем он достигнет периферийного терминала (фиг.З,), при этом импульсы Р1 и Р2 с временной задержкой t относительно импульсов Р1 и Р2 по вл ютс на обмот583404

ке W6 трансформатора 21 периферийного терминала. Так как средний отвод обмотки W4 трансформатора 21 заземлен , сигнал, показанный на фиг.Зг, 5 и сигнал противоположной пол рности (фиг.Зг) по вл ютс соответственно на каждом конце обмотки W4 трансформатора 21. Сигналы, по вившиес на обоих концах обмотки W4, запрещаютс

10 синхронизацией от управл ющего тактового импульса, который показан на фиг.Зг, и сигналы, показанные на фиг.33 и Зе, по вл ютс на выходах элементов И 22 и 23 соответственно.

15 Эти сигналы затем подаютс на установочный и сбрасывающий входы триггера 24. Следовательно, входной цифровой сигнал, показанный на фиг.З. по вл етс на выходе триггера 24,

20 т.е. выходной сигнал от генератора 1 сигналов главного терминала выдел етс периферийным терминалом.

Выходные сигналы элементов И 22 и 23 подаютс на элемент ИЛИ 26 и

сигнал синхронизации, показанный на ,фиг.3)(4, по вл етс на выходе элемента ИЛИ 26. Главньш терминал посылает бипол рный сигнал, поэтому периферийный терминал может легко выде30 лить синхронизирующий сигнал. Синхронизирующий сигнал (фиг.З) посылаетс на элемент И 2 .через линию 27 задержки. Выходной сигнал линии 27 задержки показан на фиг.Зи. Ког5 да есть входной сигнал (фиг.ЗJ), который посылаетс от периферийного терминала к главному, синхронизаци передачи его на выход управл етс выходным тактовым сигналом (фиг.Зо),

0 который подаетс лишней 27 задержки на элемент И 28. Посыпаемый сигнал от периферийного терминала к главному вл етс однопол рным сигналом, когда посылаемый входной сигнал

5 (фиг.ЗА) на одном элементе И 28 1, элемент И 28 возбуждаетс и через транзистор 25 проходит ток в то врем , когда тактовый сигнал, показанный на фиг.Зи, высокого Г -го уров0 н , при этом импульс Р10, показанный на (фиг.З ) высокого 1.-го уровн , при этом импульс Р10, показанный на (фиг.Зг), посылаетс через обмотку W5 трансформатора 21 в линию переда5 чи. Таким образом, временна задержка линии 27 задержки должна быть больше, чем ширина посылаемого импульса от главного терминала.

Сигнал с выхода линии 27 задержи подаетс также на инвертор 29. игнал с выхода инвертора 29 (фиг.Зк) подаетс на запрет работы элементов 22 и 23. Поэтому элементы И 22, 23 и 28 закрыты и посыпаемый сигнал 10, который подаетс на обмотку 5 трансформатора 21 от периферийного терминала, не проходит через оботку W4, элементы И 22 и 23 и триггер 24.

Сигнал Р10 по вл етс после временной задержки на обмотке W 3 трансформатора 18 главного термииала так е, как и сигнал Р10, показанный на фиг.36. Дискриминатор 5 главного терминала состоит из элемента И 19, мультивибратора 13 и триггера 12. Элемент И 19 открываетс сигналом с выхода инвертора 20 (фиг.3м). Когда по вл етс принимаемый сигнал (т.е. импульс Р10, показанный на фиг.ЗЬ,- принимаетс от периферийного терминала ), сигнал с выхода элемента И 19 (фиг.ЗМ) преобразуетс одностабиль- ным мультивибратором 13 в однопол р- ный сигнал имеющий скважность, примерно равную 1. Сигнал с выхода (од- ностабильного) мультивибратора 13 подаетс на триггер 12, куда также подаетс тактовый импульс, показанный на фиг.З , и сигнал на выходе триггера 12, т.е. выделенный входной цифровой сигнал, показанный на г.Зп, . по вл етс па выходе триггера 12 главного терминала.

Синхронизирующий сигнал периферийного терминала выдел етс из при- .п того сигнала, который послан от главного терминала, а посылка сигнала от периферийного терминала управл етс тактовым сигналом периферийного терминала. Поэтому в главном и периферийном терминалах соответственно посылаемые и получаемые сигналы упоавл ют работой дискриминато )

1258340

ров 5 и 8 не в одно и то же врем , что позвол ет осуществить двустороннюю .полную дуплексную св зь при передаче каждого бита информации по- 5 очередно от главного и от периферийного терминалов.

Claims

Формула изобретени

10 Дуплексна система св зи с временным разделением сигналов, содержаща главный терминал, сос то щий из последовательно соединенных блока синхронизации, генератора сигналов

15 и приемопередатчика, который подключен к линии св зи, и периферийный терминал, состо щий из приемопередатчика , соединенного с линией св зи , блока синхронизации и дискрими20 натора, отличающа с тем что, с целью обеспечени передачи сигналов по двухпроводной линии св зи , в главньй терминал введены последовательно соединенные блок запрета

25 передаваемого сигнала и дискриминатор , к тактовому входу которого подключен второй выход блока синхронизации , третий выход которого соединен с тактовым входом блока запрета

30 передаваемого сигнала,к информационному входу которого подключен выход приемопередатчика, а в периферийньй терминал введены генератор сигналов и последовательно соединенные блок

35 запрета передаваемого сигнала и блок выделени синхронизирующего импульса , выход которого подключен к вхо- ду блока синхронизации, выходы которого соединены соответственно с так40 товым входом блока запрета передаваемого сигнала, выход которого подключен к входу дискриминатора, и с входом генератора сигналов, выход которого подключен к входу приемопере45 датчика, выход которого соединен с информационным входом блока запрета передаваемого сигнала.

74 fS

4W

1в 3

.8

20

н

22

F

г4

26

23

v

2

7

12

13

tf

фие.2

./

г

./y

n.

JT

S

cptts.d

Составитель Б.Носов Редактор М.Недолуженко Техред Л.Сердюкова Корректор А.Т ско

Заказ 5046/61 Тираж 624 Подписное ВНИШШ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4

r/

n

Г1

,pfff

Jl

n.

LJ