SU1256164A1 - Формирователь симметричных импульсов - Google Patents

Формирователь симметричных импульсов Download PDF

Info

Publication number
SU1256164A1
SU1256164A1 SU843724121A SU3724121A SU1256164A1 SU 1256164 A1 SU1256164 A1 SU 1256164A1 SU 843724121 A SU843724121 A SU 843724121A SU 3724121 A SU3724121 A SU 3724121A SU 1256164 A1 SU1256164 A1 SU 1256164A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
delay line
exclusive
taps
inputs
Prior art date
Application number
SU843724121A
Other languages
English (en)
Inventor
Валерий Александрович Чулков
Original Assignee
Предприятие П/Я В-2867
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2867 filed Critical Предприятие П/Я В-2867
Priority to SU843724121A priority Critical patent/SU1256164A1/ru
Application granted granted Critical
Publication of SU1256164A1 publication Critical patent/SU1256164A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

Изобретение может быть использовано дл  формировани  импульсов симметричной , например, колоколообраэ- ной формы. Цель изобретени  - повышение быстродействи  формировател . Формирователь содержит линию 2 задержки , весовые каскады 8-12 и сумматор 13. Введение счетного тригге-i ра 1 и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3-7, вы 1олнение линии 2 задержки с 2п отводами и образование новых св зей между элементами формировател  позвол ют достичь поставленную цель. 2 ил.

Description

1
Изобретение относитс  к импульсной технике и может быть использовано дл  формировани  импульсов симметричной , например, колоколообраз- ной формы.
Цель изобретени  - повышение бысродействи .
На фиг, 1 представлена функциональна  схема формировател  на фиг, 2 - временные диаграммы его работы.
Формирователь содержит входной счетньш триггер,1, согласованную линию 2 задержки с дес тью отводами, п ть элементов ИСКЛЮЧАКЛЦЕЕ ИЛИ 3-7, п ть весовых каскадов 8-12 и сумматор 13, к входу которого подключены выходы весовых каскадов 8-12. Входной счетный триггер 1 выходом подключен к входу линии 2 задержки, котора  выполнена с 2п отводами , причем выходы элементов 3-7 подсоединены к входам соответствующ весовых каскадов 8-12, а входы каждого i-ro элемента ИСКЛЮЧАЮТЩЕ ИЛИ подключены к i-му и (2п-1+1)-му отвдам линии 2 задержки.
Формирователь работает следующим образом.
До прихода запускающего входного импульса триггер 1 сброшен и на все отводах линии 2 задержки присутствует напр жение Лог. О, На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ логическа  единица по вл етс  только при несовпадении логических уровней на входах , поэтому в исходном состо нии на выходах всех элементов 3-7 Лог. О. Все весовые каскады 8-12 выключены, и на входе сумматора 13 присутствует нулевое напр жение.
При поступлении запускающего импульса (фиг. 2 А) триггер 1 взводитс  (фиг. 2 Б) и логическа  единица начинает распростран тьс  вдол линии 2 задержки, последовательно включа  элементы 3-7 (фиг. 2 В-Ж) по мере того, как по вл етс  напр жение 1 на их входах, подключенны к первым п отводам линии 2 задержки Это приводит к последовательному
включению весопых каскадов 8-12, в результате чего на выходе сумматора 13 формируетс  перва  половина импульса (до показанной на фиг. 2 И оси симметрии). Это происходит до тех пор, пока на всех первых входах элементов 3-7 не оказываетс  Лог. 1, в то врем  как на их вторых входах еще присутствует исходный Лог. О. Далее элементы 3-7 начинают выключатьс  в пор дке, обратном пор дку включени , т„е. сначала выключаетс  элемент 7, затем 6 и т.д. Это происходит по мере того, как на обоих входах элементов 3-7 оказываютс  Лог, 1, При этом последовательно выключаютс  весовые каскады 12, 11, 10, 9 и 8 и на выходе сумматора 13 формируетс  втора  половина импульса (фиг, 2 И справа от оси симметрии ).
Когда на всех отводах линии 2 за- жержки оказываетс  Лог. 1, формирование импульса завершаетс . При поступлении следующего импульса запуска (фиг, 2 А) счетный триггер 1 сбрасываетс  (фиг, 2 В) и вдоль линии 2 задержки начинает распростран тьс  напр жение Лог, О, При этом аналогично формируетс  второй выходной импульс,

Claims (1)

  1. Формула изобретени 
    Формирователь симметри 1ных импульсов , содержащий линию задержки и п весовых каскадов, подключенных к выходному сумматору, о т л и ч а- ю щ и и с   тем, что, с целью повышени  быстродействи , в него введены входной счетный триггер, выходом подключенный к входу линии задержки, и п элементов ИСКЛЮЧАЩЕЕ ИЛИ, а лини  задержки вьшолнена с 2п отводами , причем выходы элементов ИСКЛЮ- ЧАЮиЩЕ ИЛИ подсоединены к входам соответствующих весовых каскадов, а входы каждого 1-го элемента ИСКЛЮ- ЧАКНЧЕЕ ИЛИ подключены к i-му и (2п- 1+|)-му отводам линии задержки.
    n
    1
    n
    Составитель 0. АндроновРедактор В. Петраш Техред М.Ходанич Корректор М. Максимишинец
    Заказ 4834/55 Тираж 816Подписное
    ВНИИПИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
    n
    г
    ф1/г.2
SU843724121A 1984-04-05 1984-04-05 Формирователь симметричных импульсов SU1256164A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843724121A SU1256164A1 (ru) 1984-04-05 1984-04-05 Формирователь симметричных импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843724121A SU1256164A1 (ru) 1984-04-05 1984-04-05 Формирователь симметричных импульсов

Publications (1)

Publication Number Publication Date
SU1256164A1 true SU1256164A1 (ru) 1986-09-07

Family

ID=21112634

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843724121A SU1256164A1 (ru) 1984-04-05 1984-04-05 Формирователь симметричных импульсов

Country Status (1)

Country Link
SU (1) SU1256164A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 670191, кл. Н 03 К 5/04, 1975. Ланцов АО Л. и др. Цифровые устройства на комплементарных МДП интегральных микросхемах. - М.: Радио и св зь, 1983, с, 228, рис. 8,5. *

Similar Documents

Publication Publication Date Title
SU1256164A1 (ru) Формирователь симметричных импульсов
SU1259294A1 (ru) Устройство дл вычислени отношени временных интервалов
SU1348991A1 (ru) Преобразователь серий импульсов в пр моугольный импульс
SU1241438A1 (ru) Формирователь пр моугольных импульсов
SU765970A1 (ru) Четырехтактный распределитель импульсов дл управлени шаговым двигателем
SU1288613A1 (ru) Устройство дл допускового контрол переменного напр жени
SU1483620A1 (ru) Устройство дл генерации сигналов заданной скважности при переменной входной частоте
SU375651A1 (ru) Частотно-импульсное множительно- делительное устройство-^
SU1226451A1 (ru) Генератор последовательности случайных чисел
SU1226620A1 (ru) Генератор импульсов
SU451203A2 (ru) Двухтактный двоичный счетчик
SU1345321A1 (ru) Устройство дл формировани серий импульсов
SU1307587A1 (ru) Делитель частоты с переменным коэффициентом делени
SU743179A1 (ru) Формирователь многофазных напр жений
SU1308916A1 (ru) Устройство допускового контрол частоты следовани импульсов
SU767972A1 (ru) Счетчик по модулю три
SU488200A1 (ru) Генератр двоичных последовательностей
SU1531214A1 (ru) Функциональный счетчик
SU785859A1 (ru) Генератор двоичных последовательностей
SU1224987A1 (ru) Формирователь серий импульсов
SU1338061A1 (ru) Синхронный делитель частоты на 10
SU1307585A1 (ru) Синхронный делитель частоты на 15 на @ -триггерах
SU739721A1 (ru) Устройство дл синхронизации импульсов
SU1264321A1 (ru) Устройство дл контрол последовательности импульсов
SU1684918A1 (ru) Имитатор помех