SU1246336A1

SU1246336A1 - Детектор разности частот

Info

Publication number: SU1246336A1
Application number: SU843727130A
Authority: SU
Inventors: Роман Иванович Куванов
Original assignee: Предприятие П/Я А-3791
Priority date: 1984-04-12
Filing date: 1984-04-12
Publication date: 1986-07-23

Abstract

Изобретение относитс к радиотехнике . Цель изобретени - повышение точности и упрощение. Детектор содержит три D-триггера 1, 2 и 5, четыре элемента И 3, 4, 6 и 7 и делитель частоты на два (ДЧ) 8, при этом элемент И 7 и ДЧ 8 образуют формирователь скважности импульсов (ФСИ) 9. При поступлении на входы синхронизации D-триггеров 1 и 2 импульсов эталонной частоты f , а на вход ФСИ 9 импульсов контролируемой частоты { на выходе элемента И 3 формируютс импульсы разностной частоты длительностью строго в один такт f . Эти импульсы поступают на входы элементов И 4 и 6. Если f /2- пр мом выходе D-триггера 5 устанавливаетс высокий уровень, и на выходе элемента И 4 по вл ютс нормированные импульсы разностной частоты. Если .,, то на пр мом выходе D-триггера 5 устанавливаетс низкий уровень, и на выходе элемента И 6 по вл ютс импульсы разностной частоты. Цель достигаетс введением ДЧ 8. 2 ил. (Л Выход 1 to 4 О5 СО 00 О) - и Выхода Фиг.1

Description

Изобретение относитс к радиотехнике и может использоватьс в различных радиотехнических устройствах. Цель изобретени - повьшенне точности и упрощение.

На фиг.1 приведена структурна электрическа схема предлагаемого детектора разности частот; на фиг.2 - диаграммы, по сн ющие его работу.

Детектор разности частот содержит первый 1 и второй 2 D-триггеры, первый 3 и второй 4 элементы PI, третий D-триггер 5, третий элемент И 6, четвертый элемент И 7, делитель 8 частоты на два, делитель частоты и элемент И 7 образуют формирователь 9 скважности.

Детектор разности частот работает следующим образом.

На входы синхронизации D-тригге- ров 1 и 2 поступают импульсы эталонной частоты 10. Импульсы контролиру- ,емой частоты 11 (фиг.2а) поступают н вход делител 8 частоты и элемента И 7, формирователи 9 скважности импульсов . С его выхода импульсы (фиг.26) скважностью два поступают на В--вход первого D-триггера 1, а с другого выхода его импульсы (фиг.2в) скважностью четыре поступают на D- вход D-триггера 5. На выходе элемента И 3 формируютс импульсы разностной частоты длительностью строго в один такт эталонной частоты и подаютс на входы элементов И 6 и 4.

С приходом на вход синхронизации D-триггера 5 синхронизируюп1его фронт импульсов разностной частоты в зависимости от знака разности могут имет место два временных соотношени импульсов на входах D-трнггера 5.

-f,

f

где

{кконтро - эталонна

лируема частота 11 j частота tO, то этому случаю соответствуют временные соотношени импульсов на фиг.2 б, в, д и ж. Набег фазы эталонной частоты (фиг.2д) идет справа налево и наступает момент, когда синхронизирующий фронт импульсов эталонной частоты (фиг.2д) устанавливает D-триггер 1 в единичное состо ние (фиг.2ж), которое поступает на вход синхронизации D-триггера 5.

/На D-входе его в этот момент имеетс 5 третьего D-Tpurrepa,

63361

высокий потенциал (фиг,2в), поступивший с формировател 9 скважности.

D-триггер 5 устанавливаетс в состо ние с высоким уровнем на пр мом выходе, а на ньпкоде 1 по вл ютс нормированные импульсы разностной частоты.

Когда -f i .то соответствуют 2 т

соотношени импульсов на фиг.2 б, в,. г и е, В этом случае набег фазы эталонной частоты идет слева направо (фиг.2г), D-триггер 1 устанавливаетс в единичное состо ние при наличии на 0--входе триггера 5 низкого потенциала . Он устанавливаетс в состо ние с низким уровнем на пр мом выходе . В этом случае импульсы разностной частоты по вл ютс на выходе 2 элемента И 6.

о р мула изобретени

0

5

Детектор разности частот, содержащий последовательно соединенные первый и второй В-триггеры, третий О-триггер,последовательно соединенные первый и второй элементы И, третий, четвертый элементы И, причем входы синхронргза1щи первого и второго D- триггеров объединены, а выход перво- ,го D-тркггера соединен с первым вхо- дом первого элемента И, второй вход которого соединен с инверсным выходом второго D-триггера, инверсный вход третьего D-триггера соединен с гдервым входом третьего элемента И, при этом выходы второго и третьего элементов И вл ютс выходами детек- трра разности частот, а входы синхро- низагщи первого и второго D-тригге- ров - входом сигналов эталонной частоты , отличающийс тем, 4TOj с целью повьйпени точности и упрощени , в него введен делитель 5 частоты на два, вход которого вл етс входом сигнала контролируемой частоты и подключен к первому входу четверто Го элемента И, а выход - к D-входу первого D-триггера и к вто- 50 рому зходу четвертого элемента И, при этом вход синхронизации третьего D-триггера соединен с вторым входом третьего элемента И, второй вход второго элемента И - с пр мым выходом

0

а

Ф14г.2

Claims

Формула изобретения·

Детектор разности частот, содержащий последовательно соединенные ²⁵ первый и второй D-триггеры, третий D-триггер,последовательно соединенные первый и второй элементы И, третий, четвертый элементы И, причем входы синхронизации первого и второго D30 триггеров объединены, а выход первого D-триггера соединен с первым вхо·⁴· дом первого элемента И, второй вход которого соединен с инверсным выходом второго D-триггера, инверсный 35 вход третьего D-триггера соединен с первым входом третьего элемента И, при этом выходы второго и третьего элементов И являются выходами детектора разности частот, а входы синхро40 низацди первого и второго D-триггеров - входом сигналов эталонной частоты, отличающийся тем, что, с целью повьйпения точности и упрощения, в него введен делитель

4.5 частоты на два, вход которого является входом сигнала контролируемой частоты и подключен к первому входу четвертого элемента И, а выход - к D-входу первого D-триггера и к вто50 рому входу четвертого элемента И, при этом вход синхронизации третьего D-триггера соединен с вторым входом третьего элемента И, второй вход второго элемента И - с прямым выходом _S5 третьего D-триггера.