SU1243097A1

SU1243097A1 - Преобразователь параллельного кода в последовательный

Info

Publication number: SU1243097A1
Application number: SU843799395A
Authority: SU
Inventors: Владимир Дмитриевич Гладков
Original assignee: Предприятие П/Я А-3706
Priority date: 1984-10-04
Filing date: 1984-10-04
Publication date: 1986-07-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении преобразователей из па раллельной формы представлени информации в последовательную . Целью изобретени вл етс расширение функциональных воз-. можностей преобразовател за счет формировани бипол рных сигналов и повышение надежности его функционировани . Преобразователь содержит мультиплексор , три триггера, генератор импульсов, счетчик импульсов, дешифратор , шесть элементов И, два элемента ИЛИ, информационные входы, три управл ющих входа, два информационных выхода и управл ющий выход. 2 ил. i (Л 1C 4ifc СО О СО ч

Description

f1243097

Изобретение относитс к автомати- ке и вычислительной технике и может быть использовано при построении преобразователей из параллельной

чи ча го п

15

20

30

формы представлени информации в пос- 5 После первого воздействи на счетньш ледовательную.

Цель изобрете1ш - расширение функциональных возможностей за счет формировани бипол рных сигналов и повышение надежности функционировани устройства.

На фиг. 1 приведена схема преобразовани параллельного кода в последовательный; на фиг. 2 - временна диаграмма, по сн юща работу устройства .

Преобразователь параллельного кода в последовательньй содержит мультиплексор f, первый 2, вто рой 3 и третий 4 триггеры, генератор 5 импульсов , счетчик 6 импульсов, дешифратор 7, первый 8, второй 9, третий 10, четвертый 11, п тый 12 и шестой 13 элементы И, первый 14 и второй 15 элементы ИЛИ, информационные -входы 16, первый 17, второй 18 и третий 19 управл ющие входы, первый 20 и второй 21 информационные выходы и управл ющий выход.22. Триггеры 2-4 относ тс к типу RS-триггеров с входной логикой. Все единичные входы триггеров 3 и 4, а также входы сброса триг- г ера 4 собраны по И, Все счетные входы счетчика 6 также собраны по И, Входы сброса триггера 2 и счетчика 6 собраны по ИЛИ.

Устройство работает следующим образом.

В исходном положении все триггеры 2-4 и счетчик 6 сброшены, а генератор 5 непрерывно вырабатывает импульсы (фиг.2), при этом на обоих инфор- мационных выходах 20 и 21 сигнал отсутствует.

Дл установки преобразовател в исходное состо ние н еобходимо подать на вход 18 импульс, который производит сброс триггера 2. Пуск преобразовател производитс при по влении импульсного сигнала на входе 17,, устанавливающего в единичное состо ние триггер 2.

Сигнал с пр мого выхода триггера 2 в момент одновременного действи импульсов на четвертом и п том выходах генератора 5 импульсов устанавливает в единичное состо ние триггер 3, после чего начинает работать счетиход счетчика 6 импульсов на его выходе устанавливаетс двоичньш код, соответствующий числу 1. При этом значении кода через мультиплексор 1 проходит код первого разр да информационного байта. Код 1 передаетс через пр мой выход мультиплексора 1, а код О передаетс через инверсный выход мультиплексора 1. Сигнал с пр мого выхода мультиплексора 1 передаетс через элемент И 10 в момент действи импульса на втором- выходе генератора 5 импульсов и через элемент И 11 в момент действи импульса на третьем выходе генератора 5 импульсов. Сигнал с инверсного выхода мультиплексора 1 передаетс через элемент И 12 в момент действи импульса на втором выходе генератора 25 5 имг ульсов и через элемент И 13 Б момент действи импульса на третьем выходе генератора 5 импульсов. Сигналы с выходов элементов -И 10 и 13 поступают через элемент ИЛИ 14 на выход 20,. а сигналы с выходов элементов И 11 и 12 поступают через элемент ИЛИ 15 на выход 21. Лри пере даче кода 1 любого разр да параллельного двоичного кода сначала по вл етс сигнал на выходе 30, а затем на выходе 21. При передаче кода о любого разр да параллельного кода сигнал, сначала, по вл етс на выходе 21 5 а зат.ем - на выходе 20. Во врем передачи битов счетчик 6 импульсов переключаетс 11 раз, увеличива каждый раз значение двоичного кода на +1. После двенадцатого переключени счетчика 6 импульсов по вл етс сигнал на первом инверсном выходе дешифратора 7, запрещающий передачу информации в канал св зи. Этот же сиг- кал 1-гспользуетс дл управлени адресом передаваемых информационных байтсэв на входе 16. После тринадцатого переключени счетчик 6 импульсов информаци на выходах 20 и 21 также отсутствует, а в момент одновременного действи импульсов на третьем и п том выходах генератора 5 импульсов устанавливаетс в состо ние 1 триггер 4. Счетчик 6 импульсов при этом устанавливаетс в состо ние О, но его работа продолжаетс

35

40

4fi

50

55

чик 6 импульсов. Последний переключаетс только в момент одновременного действи импульсов на первом и п том выходах генератора 5 импульсов.

После первого воздействи на счетньш

иход счетчика 6 импульсов на его выходе устанавливаетс двоичньш код, соответствующий числу 1. При этом значении кода через мультиплексор 1 проходит код первого разр да информационного байта. Код 1 передаетс через пр мой выход мультиплексора 1, а код О передаетс через инверсный выход мультиплексора 1. Сигнал с пр мого выхода мультиплексора 1 передаетс через элемент И 10 в момент действи импульса на втором- выходе генератора 5 импульсов и через элемент И 11 в момент действи импульса на третьем выходе генератора 5 импульсов. Сигнал с инверсного выхода мультиплексора 1 передаетс через элемент И 12 в момент действи импульса на втором выходе генератора 5 имг ульсов и через элемент И 13 Б момент действи импульса на третьем выходе генератора 5 импульсов. Сигналы с выходов элементов -И 10 и 13 поступают через элемент ИЛИ 14 на выход 20,. а сигналы с выходов элементов И 11 и 12 поступают через элемент ИЛИ 15 на выход 21. Лри передаче кода 1 любого разр да параллельного двоичного кода сначала по вл етс сигнал на выходе 30, а затем на выходе 21. При передаче кода о любого разр да параллельного кода сигнал, сначала, по вл етс на выходе 21 5 а зат.ем - на выходе 20. Во врем передачи битов счетчик 6 импульсов переключаетс 11 раз, увеличива каждый раз значение двоичного кода на +1. После двенадцатого переключени счетчика 6 импульсов по вл етс сигнал на первом инверсном выходе дешифратора 7, запрещающий передачу информации в канал св зи. Этот же сиг- кал 1-гспользуетс дл управлени адресом передаваемых информационных байтсэв на входе 16. После тринадцатого переключени счетчик 6 импульсов информаци на выходах 20 и 21 также отсутствует, а в момент одновременного действи импульсов на третьем и п том выходах генератора 5 импульсов устанавливаетс в состо ние 1 триггер 4. Счетчик 6 импульсов при этом устанавливаетс в состо ние О, но его работа продолжаетс

так как триггер k в момент действи импульсов Eia четвертом и п том выхода генератора 5 импульсов устанавливаетс в состо ние О.

Работа Преобразовател при передаче второго и последующих байтов повтор етс . Передача последнего байта сопровождаетс управл ющим импульсным сигналом на входе 19, который после установки триггера 4 в состо ние 1 проходит через элемент И 9 и производит сброс триггера 2. Сигнал с инверсного выхода триггера 2 производит сброс триггера 3 и счетчика 6 импульсов, после чего преобразователь устанавливаетс в исходно состо ние.

Claims

Формула изобретени

Преобразователь параллельного кода- в последовательный, содержапций первый, второй, третий, четвертый и. п тый элементы И, первый и второй элементы ИЛИ, первый и второй триггеры , выходы второго и п того элементо И подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого вл етс первым информационным выходом преобразовател , отличающийс тем что, с целью расширени функциональных возможностей за счет формировани бипол рных сигналов и повышени надежности функционировани ,в него введены шестой элемент И, третий триггер, генератор импульсов, депшфра тор, счетчик импульсов и мультиплексор , информационные входы которого вл ютс входами преобразовател , адресные входы объединены с соответствующими входами дешифратора и подключены к выходам счетчика импульсов, пр мой выход соединен с первыми входами второго и третьего элементов И, а инверсный выход подключен к первым . входам четвертого и п того элементов И, вторые входы второго, третьего, . четвертого и п того элементов И объединены и подключены к выходу первого

элемента И, первьш вход которого объединен с первым установочным входом счетчика импульсов и соединен с выходом второго триггера, R -вход 5 которого объединен с первым R -входом счетчика импульсов и подключен к инверсному выходу первого триггера, пр мой выход которого соединен с первым S -входом второго триггера, второй 10 установочный вход счетчика импульсов соединен с первым выходом генератора импульсов, второй выход которого подключен к третьим входам второго и четвертого элементов И, третий вы- (5 ход соединен с первым S -входом третьего триггерами третьими входами третьего и п того элементов И, четвертый выход подключен к первому R-входу третьего триггера и второму Q 5-входу второго триггера, третий 5-вход которого объединен с вторыми 6 и R-входами третьего триггера и третьим установочным входом счетчика импульсов и соединен с п тым выходом

5 генератора импульсов, второй R -вход счетчика импульсов объединен с первым входом шестого элемента И и подключен к пр мому выходу третьего триггера , третий 5 -вход которого соединен с пр мым выходом дешифратора, а .инверсный выход подключен к второму входу первого элемента И, третий вход которого соединен с первым ин-.. версным выходом дешифратора, второй инверсный выход которого соединен с

5 четвертым входом первого элемента И и подключен к.управл ющему выходу преобразовател ,S -вход и первый R-вход первого триггера вл ютс соответственно первым и вторым управл ю-

0 щими входами преобразовател , второй R-вход первого триггера соединен с выходом шестого элемента И, второй вход которого вл етс третьим управл ющим входом преобразовател выходы

5 третьего и четвертого элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ, выход которого вл етс вторым информационным выходом преобразовател .

0

фиг. /

Редактор И.Дербак

Составитель О.Тюрина

Техред О.Сопке - Корректор С.Шекмар

Заказ 3716/55Тираж 816 . Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открьггий 113035, Москва, Ж-35, Раушска наб., д, А/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , «н

фиг. г