SU1241478A1

SU1241478A1 - Дельта-модул тор

Info

Publication number: SU1241478A1
Application number: SU843741267A
Authority: SU
Inventors: Владимир Михайлович Дорофеев; Юрий Федорович Коновалов; Сергей Николаевич Дерюгин
Original assignee: Предприятие П/Я А-7306
Priority date: 1984-05-21
Filing date: 1984-05-21
Publication date: 1986-06-30

Abstract

Изобретение, предназначенное дл использовани в системах цифровой передачи информации, позвол ет подн ть отношение сигнал/шум при малых уровн х входного сигнала. Дельта-модул тор содержит компаратор 1, . регистр 2 сдвига, слоговый фильтр 7, амплитудно-импульсный модул тор 8 и интегратор 9. Наличие первого элемента 3 эквивалентности и введение второго элемента 4 эквивалентности, имеющего на один вход больше, а также полусумматора 5 и управл емого делител 6 напр жени позволило формировать управл ющий сигнал при .по влении четырех (и только четырех) подр д одинаковых импульсов. По этому сигналу уменьшаетс коэффициент передачи управл емого делител 6 и величина сигнала на выходе слогового фильтра 7 становитс близка к оптимальной . 5 ил. с (О (Л t 12 to 4 «41 00 (риг.1

Description

Изобретение относитс к автоматике и предназначено дл использовани в системах цифровой, передачи информа1Ц1И .

Цель изобретени - повышение отношени сигнал/шум при малых уровн х входного сигнала.

На фиг. 1 изображена функциональна схема дельта-модул тора; на фиг. 2 - блок-схема элемента эквивалентности; на фиг. 3 - принципиальна схема управл емого делител напр жени ; на фиг,. 4 - временные диаграммы работы дельта-модул тора; на фиг. 5 - напр жение на выходе слогового фильтра.

Дельта-модул тор (фиг. 1) содержит компаратор I, регистр 2 сдвига, первый и второй элементы 3 и. 4 эквивалентности , полусумматор 5, управл емый делитель 6 напр жени , слоговый фильтр 7, амплитудно-импульсный модул тор (АИМ) 8 и интегратор 9. Первый вход компаратора 1 вл етс входом 10 устройства, второй вход компаратора 1 соединен с выходом интегратора 9. Выход компаратора 1 подключен к информационному входу регистра 2 сдвига, тактовый вход которого вл етс тактовым входом 11 устройства. Выходы разр дов регистра 2 с первого по п-й соединены с соответствующими входами обоих элементов 3 и 4 эквивалентности , а выход (п+1)-го разр да регистра 2 сдвига соединен с соответствующим входом второго элемента 4 эквивалентности. Выходы элементов 3 и 4 подключены к соответствующим входам полусумматора 5, первый вход которого объединен с входом а выход подключен к управл ющему входу управл емого делител 6 напр жени , выход которого через слоговый фильтр 7 соединен с первым входом АИМ 8. Второй вход АИМ 8 подключен к выходу первого разр да регистра 2, вл ющемус выходом 12 устройства, выход АИМ 8 соединен с входом интегратора 9.

Элементы 3 и 4 эквивалентности вьщают сигнал, если все их входные сигналы эквивалентны, т.е. имеют одинаковые логические уровни одновременно . Каждый элемент 3 и 4 эквивалентности вьшолнен на трех элементах 13 И-НЕ и, соответственно, п или п-И элементах 14 НЕ (фиг. 2).

Управл емый делитель 6 напр жени (фиг. 3) выполнен на транзисторе 15,

5

0

5

0

5

0

5

0

5

эмиттер которого подключен к общей шине. Коллектор через делитель из резисторов 16 и 17 соединен с входом, а база через резистор 18 - с управл ющим входом управл емого делител 6. Точка соединени резисторов 16 и 17 вл етс выходом делител 6.

Устройство работает следующим образом .

Исходный аналоговый сигнал поступает на первый вход компаратора 1, где происходит квантование сигнала на два уровн , далее на регистр 2 сдвига, на выходе первого разр да которого с тактовой частотой (фиг.4о) образуетс выходна цифрова последовательность (фиг. 48i). Сигналы с выходов регистра 2 сдвига поступают на соответствующие входы первого элемента 3 эквивалентности, вырабатывающего на своем выходе сигнал логической 1, если на всех его четырех входах сигналы эквивагсентны (фиг. 4S). Второй элемент 4 .эквивалентности работает аналогично первому с той лишь разницей ,, что у на один вход боль- ще (фиг. 4г).

У дельта-модул тора лри низких значени х входного сигнала длина серий из подр д сшедующих одинаковых импульсов не бывает большей четырех (так как напр жение ступеньки значительную часть времени превышает оптимальное значение), В то же врем на средних .и больших уровн х входного сигнала, а также при резких возрастани х входного уровн длина упом нутых серий может достигать п ти, шести и более.

Как видно из фиг. 4а, на выходе полусумматора 5 выдел етс сигнал логической 1 только в момент прихода четвертого импульса из серии следующих один за другим импульсов, имеющих одинаковое значение. Этот сигнал открывает транзистор 15 (фиг. 3), и. резистор 17 оказываетс подключенным к общей шине. В результате з 1еньшаетс коэффициент передачи управл емого делител 6 напр жени (фиг. 4е). Это приводит к повьш1ению частоты и снижению амплитуды переменной составл ющей напр жени на выходе , слогового фильтра 7 (фиг. 5 ), что приближает напр жение ступеньки к оптимальному значению. Полученное на выходе слогового фильтра 7 напр жение модулирует в АИМ 8 выходной сигнал, который подаетс на интег31241

ратор 9, с выхода которого снимаетс ; аппроксимирующее напр жение на второй вход компаратора 1.

Claims

Формула изобретени 5

Дельта-модул тор, содержащий регистр сдвига, первый элемент эквивалентности , слоговый фильтр, амплитудно-импульсный модул тор, интегратор to и компаратор, первый вход которого вл етс входом дельта-модул тора, выход компаратора соединен с информационным входом регистра сдвига, тактовый вход которого вл етс тактовым 15 входом дельта-модул тора, выходы разр дов регистра сдвига -с первого по п-й соединены с входами первого ле- .мента эквивалентности, выход слогового , фильтра соединен с первым входом 20 амплитудно-импульсного модул тора, выход,которого подключен к входу инФиг .З «

Составитель О. Ревинский .Редактор С. Лысина Техред О.Гортвай Корректор Г. Решетник

Заказ 3614/56 Тираж 816Подписное

ВНШЙИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4.

784

тегратора, выход которого соединен с вторым входом компаратора, выход первого разр да регистра сдвига вл етс выходом дельта-модул тора и подключен к второму входу амплитудно- импульсного модул тора отличающийс тем, что, с целью повышени отношени сигнал/шум при малых уровн х входного синала, в него введены модул тор, управл емый делитель напр жени и второй элемент эквивалентности, входы которого подключены к выходам разр дов регистра с первого по (п+1)-й, выходы элементов эквивалентности соединены с соответствующими входами полусумматора , выход которого подключен к управл ющему входу управл емого делител напр жени , вход которого объединен с первым входом полусумматора , а выход подключен к входу слого- - вого фильтра.