SU1225040A1 - Цифровой согласованный фильтр сигналов с дискретной частотной манипул цией - Google Patents

Abstract

Изобретение относитс  к радиотехнике . Повышаетс  помехоустойчивость . Устройство содержит частотный рециркул тор 1, запоминающий блок 2, два коммутатора 3 и 9, временной се- лект.ор 4, блок в ьгчислени  среднего значени  амплитуды (БВСЗА) 5, блок выполнени  среднеквадратического отклонени  (БВСО) 6, пороговый блок 7, блок ключей- 8, три сумматора-накопител  10, 12 и 13, блок выбора максимального числа (БВМЧ) 11. и блок синхронизации 14. Сигнал с выхода частотного рециркул тора 1 в цифровой форме подаетс  на вход запоминающего блока 2, из которого коммутатор 9 вьшодит на- вход временного селектора 4 двоичные числа А.- . Числа А суммируютс  в БВСЗА 5, вычисл ютс  в БВСО бив виде двоичного числа поступают на вход порогового блока 7. Его разрешающий потенциал подаетс  на управл кицие входы блока ключей 8, которые открываютс , и через коммутатор 3 число А (А|, А, А) из запоминающего блока 2 заноситс  в сумматоры-накопители 10, 12 и 13. Числа с выходов всех сумматоров-накопителей 10, 12 и 13 сравниваютс , между собой в БВМЧ 11 и выбранное им число В-  вл етс  выходным сигналом. 2 ил.

Description

Изобретение относитс  к радиотех- нике и может найти применение в цифровых системах передачи информации по радио или проводньм каналам св зи с использованием сигналов с дискретной частотной манипул цией.

Целью изобретени   вл етс  повышение помехоустойчивости.

На фиг. 1 изображена структурно- электрическа  схема устройства; на фиг. 2 - эпюры напр женийу по сн ющие работу устройства.

Цифровой согласованный фильтр сигналов с дискретной частотной манипул цией содержит частотньй рецир- кул тор 1, запоминающий блок 2,пер- вьй коммутатор 3, временной селектор 4, блок 5 вычислени  среднего значени  амплитуды, блок 6 вычислени , среднеквадратического отклонени , пороговый блок 7, блок 8 ключей, второй коммутатор 9, перый сумматор-накопитель 10, блок выбора максимального числа 11, второй сумматор-накопитель 12 и третий сумматор-накопитель 13, блок синхронизации 14.

Устройство работает следующим образом .

Сигнал поступает на вход частотного рециркул тора 1, с выхода которого сигнал в цифровой форме подаетс  на вход запоминакицего блока 2. Частотный рециркул тор 1 осуществл ет накопление амплитуд гармонических составл ющих в полосе анализа с разрешающей способностью, определ емой расстановкой частот в полосе сигнала, а аппа- ра гурно - числом рециркул ции за врем  Т , равное длительности посыпки сигнала. Оценки амплитуд гармоник после заданного числа циклов выдаютс  в цифровой форме последовательно, .начина  с первой, в запоминающий блок 2. Вместимость запоминающего блока должна быть такова, чтобы в него могли быть записаны N двоичных чисел установленной разр дности, где каждое число представл ет оценку амплитуды частотной составл ющей сигнала с дисперсной частотной манипул цией (N - число анализируемых частотных позиций сигнала, равное числу используемых частот), Двоичные числа А; хран тс  в запоминающем блоке 2 в течение времени Т, пока частотным рецикул тором 1 осуществл етс  новое накопление амплитуд на всех N

щего, блока 2, второй коммутатор 9 вы водит двоичные числа Aj на вход временного селектора 4. Второй коймута- тор 9 -и временный селектор 4 в ра5 боте синхронизированы между собой: временный селектор 4 не изменит свое го состо ни  до тех пор, пока второй коммутатор 9 не подключит к нему все двоичные слова А; , хран щиес 

О в запоминающем блоке 2.

Первый выход временного селектора

4соединен с входом блока 5 вычислени  среднего значени  амплитуды, который суммирует поступающие на его

15 вход числа Aj с первого по N-ное. В том случае, когда число N представл ет степень числа 2, на выход блока

5вычислени  среднего значени  ампли туды подаютс  только старшие разр ды

20 накопленного числа с тем, чтобы за счет этого осуществилось деление сум мы чисел на N т 1

25

30

35

50

55

М

N - ,|

Выход блока 5 вычислени  среднего значени  амплитуды соединен с входом блока 6 вычислени  среднеквадратичес кого отклонени , второй- вход которог соединен с вторым выходом временного селектора 4. С переходом временного селектора 4 во второе положение второй коммутатор 9 снова поочередно, начина  с перв ого, подключает выходы запоминающего блока 2 к второму входу блока 6 вычислени  среднеквадратического отклонени , который вычисл ет результат по формуле

40

М г

HN 5,

(А; - А)

Значение (дд умножаетс  на весовой коэффициент у , выбираемьш опытным путем при настройке в услови х реальной обстановки. Весовой коэф- 45 фициент )С поступает на третий вход блока 6 вычислени  среднеквадрати- ческого отклонени  в виде калиброванного напр жени .

Выходное напр жение с блока 6 вычислени  среднеквадратичрского отклонени  в виде двоичного числа поступает на первый вход порогового блока 7, второй вход которого соединен с третьим выходом временного селектора 4. После завершени  вычислени  числа временньй селектор 4 переключаетс  в третье положение.

частотах. Подключа  выходы запоминаю- при этом второй коммутатор 9 подклющего , блока 2, второй коммутатор 9 выводит двоичные числа Aj на вход временного селектора 4. Второй коймута- тор 9 -и временный селектор 4 в работе синхронизированы между собой: временный селектор 4 не изменит своего состо ни  до тех пор, пока второй коммутатор 9 не подключит к нему все двоичные слова А; , хран щиес 

в запоминающем блоке 2.

Первый выход временного селектора

4соединен с входом блока 5 вычислени  среднего значени  амплитуды, который суммирует поступающие на его

вход числа Aj с первого по N-ное. В том случае, когда число N представл ет степень числа 2, на выход блока

5вычислени  среднего значени  амплитуды подаютс  только старшие разр ды

накопленного числа с тем, чтобы за счет этого осуществилось деление суммы чисел на N т 1

М

N - ,|

Выход блока 5 вычислени  среднего значени  амплитуды соединен с входом блока 6 вычислени  среднеквадратического отклонени , второй- вход которого соединен с вторым выходом временного селектора 4. С переходом временного селектора 4 во второе положение второй коммутатор 9 снова поочередно, начина  с перв ого, подключает выходы запоминающего блока 2 к второму входу блока 6 вычислени  среднеквадратического отклонени , который вычисл ет результат по формуле

М г

HN 5,

(А; - А)

Значение (дд умножаетс  на весовой коэффициент у , выбираемьш опытным путем при настройке в услови х реальной обстановки. Весовой коэф- 45 фициент )С поступает на третий вход блока 6 вычислени  среднеквадрати- ческого отклонени  в виде калиброванного напр жени .

Выходное напр жение с блока 6 вычислени  среднеквадратичрского отклонени  в виде двоичного числа поступает на первый вход порогового блока 7, второй вход которого соединен с третьим выходом временного селектора 4. После завершени  вычислени  числа временньй селектор 4 переключаетс  в третье положение.

чает поочередно выходы запоминающего блока 2 к второму входу порогового блока 7 и одновременно к сигнальным выходам блока ключей- 8. В том случае когда А| , разрешающий потен- .циал с выхода порогового блока 7 подаетс  на управл ющие входы блока 8 ключей, при этом ключи открываютс  и число AJ с запоминающего блока 2 проходит на вход первого коммутатора 3, который работает синхронно с вторым коммутатором 9: первое число А- из запоминающего блока 2 заноситс  в первый сумматор-накопитель 10, второе число А 2 - во второй сумматор- накопитель 12, а третье - в третий сумматор-накопитель 13.

Во втором цикле работы фильтра (длина цикла равна Т) все его эле- енты работают аналогично. Но с каждым новым циклом первый коммутатор 3 измен ет свое начальное состо ние таким образом, чтобы к первому по пор дку сумматору-накопителю подключалс  тот выход первого коммутатора 3, пор дковый номер которого мен етс  в соответствии с пор дком перебора частот в сигнале. Если, например , частоты следуют во времени в пор дке их возрастани , и согласованный фильтр случайно включилс  так, что за врем  существовани  первой частоты накоплённьй сигнал записан первьи в запоминающий блок 2, то во втором цикле накоплени  полезный сигнал записьюаетс  в запоминак ций блок 2 вторым как число А,, и так далее - с кажлым циклом он заноситс  в соответствующие  чейки запоминающего блока 2. Через N циклов по лезный сигнал снова записываетс  в запоминакщий блок 2 как число А j. Первый коммутатор 3 должен с каждым циклом измен ть свое начальное состо ние: при начале работы его первый выход бьш соединен с первым сумматором - накопителем 10, куда и запишетс  число А, первого цикла. При втором цикле нужно установить начальное состо ние первого коммутатора 3 так, чтобы его второй вход бьш соединен с входом первого сумматора-накопител  10, при этом полезньй сигнал,записанный как Аг в запоминающий блок 2, на втором щаге первого коммутатора 3 за- письшаетс  тоже в первый сумматор- накопитель 10, куда на первом цикле было записано первое число AI. Далее

с каждым новым циклом накоплени .полезный сигнал, записанный числом А; в запоминающий блок 2, накапливаетс  на i-oM шаге коммутаторов в том же 5 первом сумматоре-накопителе 10. В реальных случа х, когда пор док следовани  частот произволен и когда устройство включилось в произвольный момент времени относительно на- 0 чала перебора частот сигнала, накопление сигнала при данном способе управлени  первым коммутатором 3 происходит в одном, хот  и произвольном сумматоре-накопителе 10, 12 и 13. Та 5 КИМ образом, после N шагов накоплени  в одном из сумматоров-накопителей 10,- 12 и 13 накоплено число В: пропорциональное амплитуде составл ющих сигнала ,и числа с выходов всех сумматоров- 0 -накопителей 10,12 и 13 сравниваютс  между собой в блоке выбора максимального числа 11. Выбранное число В/ подаетс  как вьЬсодной сигнал на пороговое / устройство обнаружител . 5 Временные соотношени  между различными импульсными последовательност ми блока синхронизации 14, определ ющими работу устройства, приведены на фиг.2.Тонкие вертикальные линии 0 обозначак1Т интервалы времени, равные длительности Т одной частоты посылки сигнала.

На фиг. 2ака ф(ый из отрезков делитс  на более мелкие временные интервалы СрцПо числу рециркул ции частотного рециркул тора 1 за врем  Т,. Число рециркул ции зависит от требуемой разр ающей способности рециркул тора и может достигать нескольких тыс ч.

В течение последнего отрезка Z

РЧ

э каждом интервале вырабатьшает- ;  строб перезаписи содержимого ч. готного рециркул тора 1 в запс..юнаю- щий блок 2. При перезаписи двоичные числа счетными импульсами перенос тс в отведенные участки запоминакицего блока 2. Строб перезаписи показан на фиг. 2. Число импульсов считьшани  0 за врем  строба зависит от числа N, разр дности чисел и способа перезаписи - последовательного или параллельного .

На фиг. 28,2,J,e показаны стробы, 55 управл ющие работой временного селектора 4, первого 3 и второго 9 коммутаторов. Этими стробами интервал Т дцделитс  на четыре части. Во

врем  существовани  стробов (фиг.2) выход временного селектора 4 подклю

чен к входу блока 5 вычислени  среднего значени  и производитс  усреднение амплитуд всех частотных составл ющих на позици х сигнала. Во врем  действи  строба 2 (фиг. 2) выход временного селектора 4 подключен к входу блока 6 вычислени  средне- квадратического отклонени  и производитс  вычисление среднеКвадрати- ческого отклонени ; во врем  действи  строба 3 (фиг. 2) производитс  поочередное сравнение амплитуд составл ющих А; с величиной ytf пороговым блоком 7 и перезаписью чисел А; У(д из запоминающего -блока 2 в сумматор-н капитель 10, 12 и 13 че- рез первый коммутатор 3, работакнций синхронно со вторым коммутатором 9. Во врем  действи  строба е (фиг.2) один раз за врем  NT|(4TO определ етс  дополнительными стробами, изображенными на фиг. 2ж)производитс  выбор максимального числа В| из записанных в сумматорах-накопител х 10, 12 и 13.

На фиг. 2 показаны импульсы тактировани  второго коммутатора 9.Число этих импульсов за врем  строба равно N, чтобы в течение строба (фиг. 2&,г,д) второй коммутатор 9 совершил полное число переключений и возвратилс  в исходное состо ние.

На фиг. 2о показан установочньш импульс, периодически, перед началом строба (фиг.2а) подаваемый на установку начального состо ни  первого коммутатора 3 по закону следовани  частот сигнала с дискретной частотной манипул цией.

На (фиг. 2 к) показаны N тактирующих импульсов, подаваемых на первьй коммутатор 3 во врем  действи  строба (фиг.2а) синхронно с тактирующими импульсами второго коммутатора 9, показанными на фиг. 2.

Claims (1)

1. Формула изобретени 

   Цифровой согласованный фильтр сигналов с дискретной частотной манипул цией , содержащий частотный рециркул тор, временной селектор, пороговый блок,, последовательно соединенные первый коммутатор и пер- 5 вый сумматор-накопитель, а также блок синхронизации, выходы которого подключены к синхронизирующим входам частотного рециркул тора и временного селектора, отличающий0 с   тем, что, с целью повышени 

   помехоустойчивости, введены блок ключей , второй сумматор-накопитель, последовательно соединенные запоминающий блок и второй коммутатор, после5 довательно соединенные блок вычислени  среднего значени  амплитуды и блок вычислени  среднеквадратическо- го отклонени , последовательно соединенные третий сумматор-накопитель и

   0 блок выбора максимального числа, при этом вькод частотного рециркул тора подключен к информационному входу запоминающего блока, выход вторрго коммутатора подключен к информацион5 ному входу временного селектора, пер-, вьй и второй выходы которого подключены соответственно к входу блока вычислени  среднего значени  амплитуды и второму входу блока вычислени 

   0 среднеквадратического отклонени , третий вход которого  вл етс  входом дл  напр жени  весового коэффициента, а выход подключен к первому входу порогового блока, второй вход кото5 рого, а также сигнальные входы блока ключей соединены с тре тьими выходами временного селектора, управл ющие входы и выход блока ключей соединены соответственно с выходами порогового

   0 блока и информациониьм входом первого коммутатора, второй и третий выходы которого подключены к инфо1Я4ационньш входам соответственно второго и третьего сумматоров-накопителей, выходы

   5 первого и второго сумматоров-Накопителей подключены ко вторсжу и третьему информационным входам блока выбора максимального числа, синхронизирующий вход которого, а также синхрони0 зирутощие входы сумматоров-накопителей , коммутаторов и запоминающего блока соединены с соответствующими выходами блока синхронизации.

   /г

   ж

   Редактор Л. Повхан Заказ 1965/60

   Составитель О. Андрушков ,

   Техред И.Гайдош Корректоров. Бут га

   Тираж 624Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4