SU1215116A1 - Device for determining shortest path of independent transporting robot - Google Patents

Device for determining shortest path of independent transporting robot Download PDF

Info

Publication number
SU1215116A1
SU1215116A1 SU843702667A SU3702667A SU1215116A1 SU 1215116 A1 SU1215116 A1 SU 1215116A1 SU 843702667 A SU843702667 A SU 843702667A SU 3702667 A SU3702667 A SU 3702667A SU 1215116 A1 SU1215116 A1 SU 1215116A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
elements
output
models
input
Prior art date
Application number
SU843702667A
Other languages
Russian (ru)
Inventor
Валерий Борисович Брагин
Олег Николаевич Костюк
Владимир Николаевич Пишванов
Лариса Владимировна Косминская
Original Assignee
Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority to SU843702667A priority Critical patent/SU1215116A1/en
Application granted granted Critical
Publication of SU1215116A1 publication Critical patent/SU1215116A1/en

Links

Landscapes

  • Numerical Control (AREA)

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано дл  нахождени  кратчайших путей в графах, не имеющих двух и более кратчайших путей. Цель изоб- ; ретени  состоит в повышении быстродействи  и расширении функциональных возможностей за счет идентификации цуг кратчайшего пути. Устройство содержит матрицу (1 - ) (h-l) моделей дуг (Ь - число вершин графа , кажда  из KOTopbfic состоит из счетчика и триггера, группу элементов И, первую группу элементов ИЛИ, элемент НЕ, генератор тактовых импульсов, вход Iзапуска устройства, вторую группу элементов И, вторую группу элементов ИЛИ. Повьшение быстродействи  и расширение функциональных возможностей устройства обеспечиваетс  путем сокращени  числа этапов нахождени  кратчайшего путк и идентификации его дуг. 2 ил. ЛThe invention relates to the field of computing and can be used to find the shortest paths in graphs that do not have two or more shortest paths. The purpose of the image; Retention is to increase speed and enhance functionality by identifying the shortest path. The device contains a matrix (1 -) (hl) of arc models (b is the number of graph vertices, each of the KOTopbfic consists of a counter and a trigger, a group of elements AND, a first group of elements OR, a element NOT, a generator of clock pulses, an input I of the device’s launch, a second group AND elements, the second group of OR elements. Improving the speed and expanding the functionality of the device is provided by reducing the number of stages for finding the shortest way and identifying its arc. 2 ill. L

Description

Изобретение относитс  к вычислительной технике и может быть применено в системах управлени  роботами и манипул торами дл  решени  задач нахождени  кратчайшего пути между начальной и к онечной вершинами графов о которых заведомо известно, что они не имеют двух или более кратчайших путей.The invention relates to computing and can be applied in control systems of robots and manipulators for solving the problems of finding the shortest path between the initial and the vertex vertices of the graphs which are known to be that they do not have two or more shortest paths.

Цель изобретени  - повышение быстродействи  и расширение функциональных возможностей устройства за счет идентификации Дуг кратчайшего пути между начальной и конечной вершинами графа.The purpose of the invention is to increase the speed and enhance the functionality of the device by identifying the shortest path between the initial and final vertices of the graph.

На фиг. 1 и 2 приведена структурна  схема устройства.FIG. 1 and 2 shows a block diagram of the device.

Устройство содержит матрицу (И -1)х X (h -1) моделей 1 дуг (h - число вершин графа) , кажда  из которых состоит из счетчика 2 и триггера 3, группу элементов И 4, первую гр5шпу элементов ИЛИ 5, элемент НЕ 6, генератор 7 тактовых импульсов, вход 8 запуска устройства, вторую группу элементов И 9 и вторую группу элементов ИЛИ 10.The device contains a matrix (I -1) x X (h -1) of models 1 arcs (h is the number of graph vertices), each of which consists of counter 2 and trigger 3, group of elements AND 4, first group of elements OR 5, element NOT 6, the clock generator 7, the device start input 8, the second group of elements AND 9 and the second group of elements OR 10.

Первоначально в счетчики 2 зано- с т количество импульсов, соответст- вующее весам дуг графа, и устанавливают в единичное состо ние триггеры З и , если есть дуга из 1-й вершины в о -ш,.Initially, counters 2 record the number of pulses corresponding to the weights of the arcs of the graph, and the triggers 3 are set in one state and, if there is an arc from the 1st vertex in o-sh ,.

Устройство работает следующим образом.,The device works as follows.,

После подачи сигнала на вход 8  мпульсы генератора 7 проход т через элемент И 4 и вычитающие входы счетчиков 2 первой строки матрицы моделей I дуг. Далее устройство функционирует согласно следующему алгоритму: при переполнении (обнулении) любого Ij -го счетчика 2 на выходе элемента ИЛИ 5 по вл етс  логическа  1, сбрасьгаающа  триггеры ,h-1) в О, что обеспечивает блокировку счета на счетчиках 2 j --го столбца матрицы моделей I дуг, одновременно с выхода элемента ИЛИ 5j разрешает прохождение тактовых импульсов через элемент И 4 j к счетчикам 2 J-и строки матрицы моделей 1 дуг; на счетчики 2 разблокированных строк матрицы поступают тактовые им- пульсы, обеспечивающие счет счетчиков 2, за исключением принадлежащих заблокированным столбцам.After the signal is fed to the input 8, the generator pulses 7 pass through the element 4 and the subtractive inputs of counters 2 of the first row of the matrix of models I of arcs. Then, the device operates according to the following algorithm: at overflow (zeroing) of any Ij th counter 2, the logical element 1 appears at the output of the element OR 5, resetting the triggers, h-1) to O, which ensures the blocking of the counting on the counters 2 j -th the column of the matrix of models I arcs simultaneously with the output of the element OR 5j allows the passage of clock pulses through the element AND 4 j to the counters 2 J and the rows of the matrix of models 1 arc; The counters of the 2 unlocked rows of the matrix receive clock pulses that ensure the counting of counters 2, with the exception of those belonging to the locked columns.

Так ггродол аетс  до переполнени  любого счетчика 2 последнего столбца матрицы моделей 1 дуг, при этом на выходе элемента ИЛИ 5 по вл етс  логическа  1, сбрасывающа  в О триггеры и -го столбца матрицы моделей 1 дуг, а на втором входе элемента И 4- по вл етс  О, запрещающий поступление импульсов с генератора 7 к счетчикам 2. При этом на , выходах р да счетчиков 2 будет присутствовать сигналпереполнени ,зафикси- ровани ый в -Процессе работы устройства.So, gdrodol before any counter 2 of the last column of the matrix of models of 1 arcs overflows, at the same time logical 1 appears at the output of the element OR 5, dropping the triggers of the first matrix of the matrix of the first models and 4 at the second input is O, prohibiting the arrival of pulses from the generator 7 to the counters 2. At the same time, on the outputs of a row of counters 2 there will be an overflow signal, which is fixed in the Process of the device.

Код кратчайшего пути считывани  формируетс  при по влении единичного сигнала на выходе элемента ИЛИ 5f, с выходов элементов И 9, при этом на выходе элемента И 9ij присутствует логическа  1 с выхода счетчика 2 IJ , если соответствующа  дуга принадлежит кратчайшему пути, и О - в противном случае. Код кратчайшего пути формируетс  следующим образом. Единичный сигнал с выхода элемента ИЛИ 5ь поступает на входы элементов И 9ц( ( , h -l) , при этом на выходе элемента И 9( ь , соответствую- -щего переполненному счетчику 2jY,, по вл етс  логическа  Г , на выходах остальных элементов .И9, присутствует логическа  1 с выхо- . да элемента И поступает на соответствующий вход элемента ИЛИ I О,; ,на выходе которого также по вл етс  1,позвол юща  идентифицировать очередную дугу, принадлежащую кратчайшему пути, при этом на выходе элемента И9ц, по вл етс  1 ( Ki - индекс переполнившегос  счетчика 2 столбца) и т.д. до по влени  логической 1 на выходе любого элемента (f 2,h ) , .соответствующего счетчику первой строки матрицы моделей 1 дуг, что завершает формирование кода кратчайшего пути и служит признаком оконча-. ни  работы устройства. The shortest read path code is generated when a single signal appears at the output of the element OR 5f, from the outputs of the AND 9 elements, while the output of the AND 9ij element is logical 1 from the output of the 2 IJ counter, if the corresponding arc belongs to the shortest path, and O is otherwise case. The shortest path code is generated as follows. A single signal from the output of the element OR 5b is fed to the inputs of the elements AND 9ts ((, h -l), while the output of the element And 9 (s, the corresponding overflowed counter 2jY ,, appears logical G, at the outputs of the remaining elements .I9, there is a logical 1 from the output of the element AND arrives at the corresponding input of the element OR I O ,; whose output also appears 1, allowing to identify the next arc belonging to the shortest path, while the output of the element I9c, it appears 1 (Ki is the index of the overflowed column 2 counter), etc. to occurrence of logical 1 at the output of any element (f 2, h) corresponding to the counter of the first row of the matrix model of 1 arcs, which completes the formation of the shortest path code and serves as a sign of the end of the device operation.

ФормулаFormula

и 3and 3

обретени gaining

Устройство дл  определени  кратчайшего пути автономного транспортного робота, содержащее матрицу (Н -l)« (w-l) моделей дуг (h - число вершин .графа, состо щих кажда  из счетчи- ка и триггера, первую группу элементов ИЛИ, элемент НЕ, первую группу из И -2 элементов И, генератор тактовых импульсов и элемент И, первый вход которого  вл етс  входом запуска устройства, а второй вход подключен к выходу генератора тактовых импульсов , выход элемента И соединен с первыми входами элементов И первой группы, отличающеес  тем что, с целью повьпиени  быстродействи  и расширени  функциональных возможностей , за счет идентификации дуг кратчайшего пути, в устройство введены втора  группа элементов И по числу моделей дуг и втора  группа элементов ИЛИ, в каждой модели дуг выход триггера подключен к тактовому входу счетчика, выход элемента НЕ соединен с третьим входом элемента И, выход которого подключен к счетным входам счетчиков моделей дуг первой строки матрицы моделей дуг, выходы элементов ИЛИ первой группы соединены с нулевыми входами триггеров моделей дуг соответствующих столбцов матрицы моделей дуг иA device for determining the shortest path of an autonomous transport robot containing a matrix (H-l) "(wl) of arc models (h is the number of vertices of the graph consisting of each counter and a trigger, the first group of elements OR, the element NOT, the first group And -2 elements of AND, a clock pulse generator and an And element, the first input of which is the device start input, and the second input is connected to the output of the clock generator, the output of the AND element is connected to the first inputs of the AND elements of the first group, characterized in that aim fast action and expansion of functionality, by identifying the shortest path arcs, the device has the second group of elements AND by the number of models of arcs and the second group of elements OR, in each model of arcs the trigger output is connected to the clock input of the counter, the element output is NOT connected to the third element input And, the output of which is connected to the counting inputs of the arc model counters of the first row of the matrix of arc models, the outputs of the OR elements of the first group are connected to the zero inputs of the trigger models of the arc of the corresponding matrix columns Circuit Models and Arcs

вторыми входами соответствующих элементов И первой группы, выходы которых подключены к вычитающим входам счетчиков моделей дуг соответствующи: строк матрицы моделей дуг, начина  со второй, выходы счетчиков каждой модели дуги в столбцах соединены с одноименными входами соответствующего элемента ИЛИ первой группы и первым входом соответствующего элемента И второй группы, выход и, -го элемента ИЛИ первой группы подключен к входу элемента НЕ и к вторым входам соответствующих элементов И второй груп-- пы, выходы элементов И.ПИ второй группы соединены с вторыми входами соответствующих элементов И второй группы , в1)Гход .J -го элемента И второй группы (i 1 , Ь -1 , j 27)  вл етс  ij -м выходом устройства-и подключен к J входу -го элемента ИЛИ второй группы.the second inputs of the corresponding elements AND of the first group, the outputs of which are connected to the subtractive inputs of the arc model counters are appropriate: rows of the matrix of models of the arcs, starting with the second, the outputs of the counters of each arc model in the columns are connected to the same input of the corresponding element OR of the first group and the first input of the corresponding element AND the second group, the output and, the -th element OR of the first group is connected to the input of the element NOT and to the second inputs of the corresponding elements AND the second group, the outputs of the elements I.PI of the second group connected to the second inputs of the corresponding elements AND of the second group, c1) The junction of the .J -th element AND of the second group (i 1, L -1, j 27) is the ij -th output of the device — and is connected to the J input of the -th element OR the second groups.

Й/г/Y / y /

Claims (3)

Ф о рм ула изобретенияClaim Устройство для определения кратчайшего пути автономного транспортного робота, содержащее матрицу (Н -1)* к(м--1) моделей дуг (h - число вершин .графа,» состоящих каждая из счетчи- 7 ка и триггера, первую группу элементов ИЛИ, элемент НЕ, первую группу из Н -2 элементов И, генератор тактовых импульсов и элемент И, первый вход которого является входом запус ка устройства, а второй вход подключен к выходу генератора тактовых импульсов, выход элемента И соединен с первыми входами элементов И первой группы, отличающе ес я тем, что, с целью повышения быстродействия и расширения функциональных возможностей за счет идентификации дуг кратчайшего пути, в устройство введены вторая группа элементов И по числу моделей дуг и вторая группа элементов ИЛИ, в каждой модели дуг выход триггера подключен к тактовому входу счетчика, выход элемента НЕ соединен с третьим входом элемента И, выход которого подключен к счетным входам счетчиков моделей дуг первой строки матрицы моделей дуг, выходы элементов ИЛИ первой группы соединены с нулевыми входами триггеров моделей дуг соответствующих столбцов матрицы моделей дуг и вторыми входами соответствующих элементов И первой группы, выходы которых подключены к вычитающим входам счетчиков моделей дуг соответствующи:An apparatus for determining a shortest path autonomous transport robot comprising an array of (N-1) * k (m - 1) arcs models (h - the number of vertices .grafa, "each consisting of 7 Single counters and flip-flop, a first OR element group, the element is NOT, the first group of H -2 AND elements, the clock generator and the AND element, the first input of which is the start of the device and the second input is connected to the output of the clock generator, the output of the AND element is connected to the first inputs of the AND elements of the first group, I am distinguished by the fact that, in order to increase actions and expanding functionality by identifying the shortest path arcs, the second group of AND elements is introduced into the device according to the number of arc models and the second group of OR elements, in each arc model the trigger output is connected to the clock input of the counter, the element output is NOT connected to the third input of the AND element whose output is connected to the counting inputs of the counters of the arc models of the first row of the matrix of arc models, the outputs of the OR elements of the first group are connected to the zero inputs of the triggers of the models of arcs of the corresponding matrix columns arc models and the second inputs of the corresponding elements of the first group, the outputs of which are connected to the subtracting inputs of the counters of the arc models, respectively: 5 строк матрицы моделей дуг, начиная со второй, выходы счетчиков каждой модели дуги в столбцах соединены с одноименными входами соответствующего элемента ИЛИ первой группы и первым5 rows of the matrix of models of arcs, starting from the second, the outputs of the counters of each arc model in the columns are connected to the inputs of the same OR element of the first group and the first 10 входом соответствующего элемента И второй группы, выход и -го элемента ИЛИ первой группы подключен к входу элемента НЕ и к вторым входам соответствующих элементов И второй труп15 пы, выходы элементов ИЛИ второй группы соединены с вторыми входами соответствующих элементов И второй группы, выход 'J -го элемента И второй группы ( i = 1, h -ϊ , j= 2,ъ) являет20 ся ij -м выходом устройства· и подключен к J-му входу ϊ -го элемента ИЛИ второй группы.10 by the input of the corresponding AND element of the second group, the output of the ith OR element of the first group is connected to the input of the NOT element and to the second inputs of the corresponding elements AND the second corpus, the outputs of the OR elements of the second group are connected to the second inputs of the corresponding elements AND of the second group, the output 'J of the And element of the second group (i = 1, h-j, j = 2, b) is the 20th ij-th output of the device · and is connected to the J-th input of the ϊ-th element OR of the second group. Фиг.2Figure 2
SU843702667A 1984-02-15 1984-02-15 Device for determining shortest path of independent transporting robot SU1215116A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843702667A SU1215116A1 (en) 1984-02-15 1984-02-15 Device for determining shortest path of independent transporting robot

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843702667A SU1215116A1 (en) 1984-02-15 1984-02-15 Device for determining shortest path of independent transporting robot

Publications (1)

Publication Number Publication Date
SU1215116A1 true SU1215116A1 (en) 1986-02-28

Family

ID=21104258

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843702667A SU1215116A1 (en) 1984-02-15 1984-02-15 Device for determining shortest path of independent transporting robot

Country Status (1)

Country Link
SU (1) SU1215116A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 640314, кл. G 06 G 7/122, 1977. Авторское свидетельство СССР №886006, кл. G06 G 7/122, 1980. *

Similar Documents

Publication Publication Date Title
US3413452A (en) Variable presetting of preset counters
SU1215116A1 (en) Device for determining shortest path of independent transporting robot
US2791764A (en) Analog to digital converter
US3911405A (en) General purpose edit unit
US3292173A (en) Digital decoding apparatus
SU1251049A1 (en) Device for determining route
Liu Determination of the final state of an automaton whose initial state is unknown
SU1444760A1 (en) Device for squaring a sequential series of numbers
SU559395A1 (en) Counter with a constant number of units in the code
SU1383387A2 (en) Device for determining the shortest route of autonomous transport robot
SU1288710A1 (en) Device for analyzing graphs
SU1051556A1 (en) Device for reducing information redundancy
SU1348850A1 (en) Device for investigating forward paths of graph
SU760188A1 (en) Associative storage matrix
SU1203534A1 (en) Device for simulating network graphs
SU1376097A1 (en) Device for simulating network graphs
SU1120409A1 (en) Associative storage
SU1444807A1 (en) Device for investigating coherence of graphs
SU798862A1 (en) Device for solving simultaneous linear equations
SU1126967A1 (en) Device for simulating graphs
SU840887A1 (en) Extremum number determining device
SU1654809A1 (en) Systolic structure for logic function computation
SU911506A1 (en) Device for ordering data
SU1062789A1 (en) Associative storage
SU1501035A2 (en) Uniform-structure cell