SU1200387A1

SU1200387A1 - Rs-flip-flop

Info

Publication number: SU1200387A1
Application number: SU843710546A
Authority: SU
Inventors: Vladimir A Maksimov; Yaroslav Ya Petrichkovich
Original assignee: Maksimov V A; Yaroslav Ya Petrichkovich
Priority date: 1984-03-16
Filing date: 1984-03-16
Publication date: 1985-12-23

Description

Изобретение относится к импульсной технике и может быть использовано в качестве элемента цифровых вычислительных и управляющих устройств .The invention relates to a pulse technique and can be used as an element of digital computing and control devices.

Цель изобретения - повышение быстродействия -триггера путем подключения истоков транзисторов бистабильной схемы триггера к соответствующим входам установки.The purpose of the invention is to increase the speed of the trigger by connecting the sources of the transistors of the bistable trigger circuit to the corresponding inputs of the installation.

На/ чертеже представлена схема Р5-триггера. .The drawing / drawing presents the P5 flip-flop circuit. .

85-триггер содержит первый I, второй 2_Д третий 3, четвертый 4 и пятый 5, шестой 6, седьмой 7, восьмой 8 МДП-транзисторы, соответственно р- и η-типа, первый I, второй 2 и третий 3, четвертый 4 транзисторы включены попарно последовательно между шиной 9 питания и соответственно прямым IО и_ инверсным II выходами триггера шестой 6 и восьмой 8 транзисторы включены между общей шиной 12 и прямым 10 и инверсным 11 выходами триггера соответственно, седьмой 7 транзистор включен между инверсным 11 выходом тригера и первым 13 установочным входом, пятый 5 транзистор - между прямым выходом 10 и вторым установочным входом 14, затворы первого 1, пятого 5 и третьего 3, седьмого 7 транзисторов85-trigger contains the first I, second 2 _D third 3, fourth 4 and fifth 5, sixth 6, seventh 7, eighth 8 MOS transistors, respectively, p- and η-type, first I, second 2 and third 3, fourth 4 The transistors are connected in pairs in series between the power supply bus 9 and, respectively, the direct IO and_ inverse II trigger outputs of the sixth 6 and eighth 8 transistors are connected between the common bus 12 and the forward 10 and inverse 11 trigger outputs, respectively, the seventh 7 transistor is connected between the inverse 11 trigger output and the first 13 the setup input, the fifth 5 transistor - between ryamym outlet 10 and entering the second setting 14, the first valves 1, the third and fifth 5 3, the seventh transistor 7

соединены с инверсным 11 и прямым 10 выходами триггера соответственно, затворы второго 2, шестого 6 и четвертого 4, восьмого 8 транзисторовconnected to the inverse 11 and direct 10 outputs of the trigger, respectively, the gates of the second 2, sixth and fourth four, eighth eight transistors

5 соединены с первым 13 и вторым 14 ‘ установочными входами триггера соответственно .5 are connected to the first 13 and second 14 ‘trigger trigger inputs, respectively.

Триггер работает следующим обраЮ зом.The trigger works as follows.

В режиме установки в β-состояние на установочных входах 13 и 14 код "10" инициирует формированиеIn the installation mode in the β-state on the installation inputs 13 and 14, the code "10" initiates the formation

15 логического "0" на прямом 10 выходе триггера, открытом по затвору транзистором 6, а также повышением напряжения на инверсном 11 выходе триггера, через открытый высоким15 logical "0" on the direct 10 output of the trigger, open at the gate by the transistor 6, as well as an increase in the voltage on the inverse 11 output of the trigger, through the open high

20 уровнем прямого 10 выхода седьмой 7 транзистор. Переключение прямого 10 выхода триггера приводит к отпиранию транзистора 3, обеспечивающего окончательное формирование уровня20 level 10 direct output of the seventh 7 transistor. Switching the direct 10 trigger output leads to unlocking of the transistor 3, which ensures the final formation of the level

25- логической "1" на инверсном 11 выходе триггера. Ввиду симметричности схемы триггера, процесс установки в 5 -состояние аналогичен описанному выше. В режиме хранения на уста30 новочных входах устанавливается код "0", обеспечивающий устойчивое состояние бистабильной схемы, состоящей из транзисторов 1,5 и 3,7.25-logical "1" on the inverse 11 trigger output. Due to the symmetry of the trigger scheme, the installation process in the 5-state is similar to that described above. In the storage mode, the code "0" is set on the installation inputs, ensuring the steady state of a bistable circuit consisting of transistors 1.5 and 3.7.

Claims

K5-TRIGGER containing the first, second, third, fourth and fifth, sixth, seventh, eighth MOS transistors of the first and second conduction types, respectively, the first, second and third, fourth transistors are connected in pairs between the power line and the direct and inverse outputs respectively trigger, drains of the fifth,

the sixth and seventh, eighth transistors are connected to the direct and inverse outputs of the trigger, respectively, the sources of the sixth, eighth transistors are connected to a common bus, the gates of the first, fifth and third, seventh transistors are connected to the inverse and direct outputs of the trigger, respectively, the gates of the second, sixth and fourth, the eighth is connected to the first and second setup inputs, respectively, characterized in that, in order to improve performance, the sources of the fifth and seventh transistors are connected to the second and first installation slots. inputs, respectively.

5Ts „„ 1200387

2

1 12