SU1185578A1 - Jk-flip-flop - Google Patents

Jk-flip-flop Download PDF

Info

Publication number
SU1185578A1
SU1185578A1 SU843694820A SU3694820A SU1185578A1 SU 1185578 A1 SU1185578 A1 SU 1185578A1 SU 843694820 A SU843694820 A SU 843694820A SU 3694820 A SU3694820 A SU 3694820A SU 1185578 A1 SU1185578 A1 SU 1185578A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistors
injection
collectors
bases
trigger
Prior art date
Application number
SU843694820A
Other languages
Russian (ru)
Inventor
Александр Васильевич Алюшин
Original Assignee
Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт filed Critical Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт
Priority to SU843694820A priority Critical patent/SU1185578A1/en
Application granted granted Critical
Publication of SU1185578A1 publication Critical patent/SU1185578A1/en

Links

Landscapes

  • Bipolar Integrated Circuits (AREA)

Abstract

1. ЗК-ТРИГГЕР, содержащий две бистабильные  чейки соответственно на первом, втором, третьем и четвертом инжекционных транзисторах первого типа проводимости, базы первого и второго инжекционных транзисторов соединены соответственно с первым и вторым коллекторами п того инжекционного транзистора и соответственно с коллекторами первого и второго транзисторов второго типа проводимости, базы которых соединены с общей шиной, база п того инжекционного транзистора соединена с шиной синхронизации , .соответствующие коллекторы, первого и второго инжекционных транзисторов соединены соответственно с базами третьего и четвертого инжекционных транзисторов, соответствующие коллекторы которых соедиSU ,.,, 11855781. ЗК-TRIGGER, containing two bistable cells, respectively, on the first, second, third and fourth injection transistors of the first conductivity type, the base of the first and second injection transistors are connected respectively to the first and second collectors of the fifth injection transistor and respectively to the collectors of the first and second transistors of the second type of conductivity, the bases of which are connected to the common bus, the base of the fifth injection transistor is connected to the synchronization bus, the corresponding collectors, the first and a second injection transistors are connected respectively to the bases of the third and fourth transistors injection corresponding collectors which soediSU,. ,, 1185578

Description

Изобретение относитс  к микроэлектро} ике , импул)сной технике, а именно к интегральным схемам с инжекцнонным питанием, и может найти применение при создании цифровых БИС, Известен К -триггер на многоколлекторных инжекционных транзисторах lj. Недостатками этого JK -триггера  вл ютс  больша  занимаема  площадь на кристалле, необходима  дл  размещени  дев ти базовых областей , низка  надежность из-за большого количества контактов металл-полупроводник и низка  помехоустойчивость , обусловленна  возможностью записи информации во вре м  действи  низкого уровн  сигнал синхронизации. Наиболее близким по технической сущности к предлагаемому  вл етс  DK -триггер, содержащий две бистабильные  чейки соответственно на первом, втором, третьем и четвертом инжекционных транзисторах первого типа проводимости, базы tiepBoro и второго инжекционных транзисторов соединены соответстве но с первым и вторым коллекторами п того инжекционного транзистора и соответственно с коллекторами первого и второго транзисторов второго типа проводимости, базы которых соединены с общей шиной, база п того инжекционного транзистора соединена с шиной синхронизации , соответствующие коллекторы первого и второго инжекционных транзисторов соединены соответстве но с базами третьего и четвертого инжекционных транзисторов, соответствующие коллекторы которых соединены соответственно с пр мой и инверсной выходными шинами, входные шины J и k соединены соответственно с первым и вторым источниками тока и с базами шестого и седьмого инжекционных транзисторов , коллекторы которых соеди нены с коллекторами первого и второго транзисторов С. Недостатками известного DK -три гера  вл ютс  мала  помехоустойчивость и ограниченна  область приме нени  из-за возможности управлени  триггером во врем  низкого значени  тактового импульса. 82 Цель изобретени  - увеличение помехоустойчивости и расширение области применени  К -триггера за счет того, что его можно примен ть дл  построени  устройств, в которых запрещено переключение во врем  низкого значени  тактового пмпульса. Поставленна  цель достигаетс  тем, что в 7К-триггер, содержащий две бистабильные  чейки соответственно на первом, втором, третьем и четвертом инжекционных транзисторах первого типа проводимости, базы первого и второго инжекционных транзисторов соединены соответственно с первым и вторым коллекторами п того инжекционного транзистора и соответственно с коллекторами первого и второго транзисторов второго типа проводимости, базы которых соединены с общей шиной, база п того инжекционного транзистора соединена с шиной синхронизации, соответствующие коллекторы первого и второго инжекционных транзисторов соединены соответственно с базами третьего и четвертого инжекционных транзисторов, соответствующие коллекторы которых соединены соответственно с пр мой и инверсной выходными шинами, входные шины Л и k соединены соответственно с первым и вторым источниками тока, введены третий и четвертый двухколлекторные транзисторы второго типа проводимости , эмиттеры которых соединены соответственно с базами третьего и четвертого инжекционных транзисторов , базы - с общей шиной, первые коллекторы - с эмиттерами соответственно первого и второго транзисторов и соответственно с входными шинами Ли К , вторые коллекторы - соответственно с базами второго и первого инжекционных транзисторов. При этом базы первого и второго инжекционных транзисторов и соответственно коллекторы первого и второго и вторые коллекторы четвертого и третьего транзисторов, первые коллекторы третьего и четвертого транзисторов и соответственно эмиттеры nepBOio и второго транзисторов второго типа проводимости, базы третьего и четвертого инжекционных транзисторов и соответственно эмиттеры,третьего и четвертогоThe invention relates to microelectronics, impulse engineering, namely, integrated circuits with injection power, and can be used to create digital LSIs. The K-trigger is known on multi-collector injection transistors lj. The disadvantages of this JK trigger are a large footprint on the chip, it is necessary to accommodate nine basic regions, low reliability due to the large number of metal-semiconductor contacts, and low noise immunity due to the ability to record information during a low level synchronization signal. The closest in technical essence to the proposed invention is a DK -trigger containing two bistable cells on the first, second, third and fourth injection transistors of the first conductivity type, the tiepBoro base and the second injection transistors, respectively, are connected to the first and second collectors of the fifth injection transistor and respectively with the collectors of the first and second transistors of the second type of conductivity, the bases of which are connected to the common bus, the base of the fifth injection transistor is connected to the bus synchronization, the corresponding collectors of the first and second injection transistors are connected respectively to the bases of the third and fourth injection transistors, the corresponding collectors of which are connected respectively to the forward and inverse output buses, the input buses J and k are connected respectively to the first and second current sources and to the bases the sixth and seventh injection transistors, the collectors of which are connected to the collectors of the first and second transistors C. The disadvantages of the known DK -three are small Immunity and Prima Neny limited region due to the possibility of controlling the trigger during the low value of the clock pulse. The purpose of the invention is to increase the noise immunity and expand the range of the K-trigger because it can be used to build devices that are not allowed to switch during a low clock pulse. The goal is achieved by the fact that in a 7K trigger containing two bistable cells, respectively, on the first, second, third and fourth injection transistors of the first conductivity type, the bases of the first and second injection transistors are connected respectively to the first and second collectors of the fifth injection transistor and respectively the collectors of the first and second transistors of the second type of conductivity, the bases of which are connected to the common bus, the base of the fifth injection transistor is connected to the synchronization bus, The corresponding collectors of the first and second injection transistors are connected respectively to the bases of the third and fourth injection transistors, the corresponding collectors of which are connected to the forward and inverse output buses, respectively, the input buses L and k are connected respectively to the first and second current sources, the third and fourth two-collector transistors are introduced the second type of conductivity, the emitters of which are connected respectively with the bases of the third and fourth injection transistors, the base with a common busbar First collector - to the emitters of the first and second transistors, respectively, and the input buses K Lee, second collectors - respectively with the bases of the second and first transistors injection. The bases of the first and second injection transistors and, respectively, the collectors of the first and second and second collectors of the fourth and third transistors, the first collectors of the third and fourth transistors and, respectively, emitters nepBOio and the second transistors of the second type of conduction, the base of the third and fourth injection transistors and, accordingly, the third and fourth

311311

ранзисторов выполнеЕ1ы в виде едиых областей проводника.ranzistorov execute in the form of single areas of the conductor.

На фиг, 1 изображена принципиальа  схема ЗК -триггера; на иг. 2 - вариант эскиза топологииFig, 1 shows the schematic diagram of the LC-trigger; on ig. 2 - topology sketch option

ЗК -триггера на элементах инжекцииной логики с питанием от подожки .HK -trigger on the elements of injection logic with powered by pins.

JK -триггер содержит две бистабильные  чейки 1 и 2 соответственно на первом 3 и втором А, третьем 5 -И четвертом 6 инжекционных транзисторах , п тый инжекционный транзистор 7, четыре транзистора 8-11 второго типа проводимости, источНИКИ 12 и 13 тока, соединенные с входными шинами 14 (J) и15(К), с эмиттерами транзисторов 8 и 9, с первыми коллекторами транзисторов 10 и 11. Базы транзисторов 8-11 соединены с общей шиной 16. Базы транзисторов 3 и 4 соединены соответственно с коллекторами транзисторов 8 и 9, с вторыми коллекторами транзисторов 11 и 10, с коллекторами транзистора 7, база которого соединена с шиной 17 тактовых импульсов . Коллекторы 18 и 19 транзисторов 3 и 4 соединены соответственно с базами транзисторов 5 и 6, с эмиттерами транзисторов 10 и 11. Коллекторы 20 и 21 транзисторов второго триггера соединены с выходными шинами 22(6) и23(5|. В зависимости от соотношени  между токами баз транзисторов 3 и 4 первым включаетс  один из этих транзисторов и устанавливает ( чейку ) 2 в соответствующее состо ние. При J К О первым из транзисторов первой  чейки 1 включаетс  тот транзистор, коллектор которого соединен с базой закрытого транзистора второй  чейки 2. Если, например , открыт транзистор 5, то ток базы транзистора 4 будет больше тока базы транзистора 3 за счет обратной св зи через транзисторы 10 и 11. Тогда первым эключаетс  транзистор 4, состо ние  чейки 2 не измен етс . JК.-триггер хранит информацию, записаннуюв него ранее.JK -trigger contains two bistable cells 1 and 2, respectively, on the first 3 and second A, third 5 -And fourth 6 injection transistors, fifth injection transistor 7, four transistors 8-11 of the second type of conductivity, sources 12 and 13 connected to current input buses 14 (J) and 15 (K), with the emitters of transistors 8 and 9, with the first collectors of transistors 10 and 11. The bases of transistors 8-11 are connected to a common bus 16. The bases of transistors 3 and 4 are connected to collectors of transistors 8 and 9, respectively , with the second collectors of transistors 11 and 10, with collectors of t ranzistor 7, the base of which is connected to the bus 17 clock pulses. The collectors 18 and 19 of transistors 3 and 4 are connected respectively to the bases of transistors 5 and 6, to the emitters of transistors 10 and 11. The collectors 20 and 21 of transistors of the second trigger are connected to output buses 22 (6) and 23 (5 |. Depending on the ratio between currents The bases of the transistors 3 and 4 first turn on one of these transistors and set the (cell) 2 to the appropriate state. When J KO, the first of the transistors of the first cell 1 turns on the transistor whose collector is connected to the base of the closed transistor of the second cell 2. If, for example open t rang 5, the base current of transistor 4 will be greater than the base current of transistor 3 due to the feedback through transistors 10 and 11. Then the first is the transistor 4, the state of cell 2 does not change. JK-flip-flop stores information previously written to it.

При D К 1 включаетс  втора  обратна  св зь по току через транзисторы 10 и 11, 8 и 9. Дл  нормальой работоспособности JK -триггераWhen D K 1, the second current feedback is switched on through transistors 10 and 11, 8 and 9. For normal operation, the JK trigger is

855784855784

необходимо, чтобы первым из резисторов первой  чейки 1 включалс  тот, коллектор которого соединен с базой включенного транзистора г второй  чейки 2it is necessary that the first of the resistors of the first cell 1 turn on the one whose collector is connected to the base of the switched on transistor g of the second cell 2

0 0

10ten

. 11 . eleven

где коэффициенты передачиwhere are the transfer factors

тока транзисторов ,8-11; ,aii oi- коэффициенты передачиcurrent transistors, 8-11; , aii oi- transfer ratios

ТВ 11 10 11TV 11 10 11

тока транзисторов 10 и 11 по первым и вторым коллекторам соответственно .the current transistors 10 and 11 on the first and second collectors, respectively.

Данное условие может быть выполнено различными технологическими способами, например использованием баз и коллекторов транзисторов 8-11 с различной геометрией.This condition can be satisfied by various technological methods, for example, using bases and collectors of transistors 8-11 with different geometry.

Если при J К 1 транзистор 5 включен, то первым включаетс  транзистор 3 и устанавливает вторую  чейку 2 в новое состо ние с Q i, Q 0. Следующий отрицательный фронт тактового импульса вновь измен ет состо ние второго триггера . JK -триггер работает в счетном режиме.When J K 1 transistor 5 is turned on, the first transistor 3 turns on and sets the second cell 2 to a new state with Q i, Q 0. The next negative edge of the clock pulse again changes the state of the second trigger. JK-trigger works in counting mode.

При О 1, К О первым включаес  транзистор 3 и устанавливает Л К -триггер в состо ние с Q 1, .When O 1, K O is the first to turn on the transistor 3 and set the LK-trigger to the state with Q 1,.

При Л О, К 1 первым включаетс  транзистор 4 и устанавливает JK - триггер в состо ние с ( 5 1.At L0, K1, the first turns on the transistor 4 and sets the JK trigger to the state c (5 1.

Важней особенностью ЭК -триггера  вл етс  то, что после того, как один из транзисторов первого триггера включаетс , любые изменени  информации на входах не привод т к изменению состо ни  ЭК триггера .An important feature of an EC Trigger is that after one of the transistors of the first trigger is turned on, any changes to the information on the inputs do not lead to a change in the state of the EC Trigger.

Таким образом, предлагаемый триггер выполн ет все функции тактирующего по отрицательному фронту JK -триггера.Thus, the proposed trigger performs all functions of the JK-trigger that clocks along the negative front.

Технико-экономический эффект предлагаемогб ЦЦ -триггера заключаетс  в увеличении помехоустойчивости и расширении области применени , так как он воспринимает информацию только по отрицательному афронту тактового импульса.The technical and economic effect of the proposed TC-TRIGGER consists in increasing the noise immunity and expanding the field of application, since it perceives information only on the negative affection of the clock pulse.

Claims (2)

1. JK-ТРИГГЕР, содержащий две бистабильные ячейки соответственно на первом, втором, третьем и четвертом инжекционных транзисторах первого типа проводимости, базы первого и второго инжекционных транзисторов соединены соответственно с первым и вторым коллекторами пятого инжекционного транзистора и соответственно с коллекторами первого и второго транзисторов второго типа проводимости, базы которых соединены с общей шиной, база пятого инжекционного транзистора соединена с шиной синхронизации, соответствующие коллекторы, первого и второго инжекционных транзисторов соединены соответственно с базами третьего и четвертого инжекционных транзисторов, соответствующие коллекторы которых соеди нены соответственно с прямой и инверсной выходными шинами, входные шины J и К соединены соответственно с первым и вторым источниками тока, отличающийс я тем, что, с целью увеличения помехоустойчивости и расширения области применения, в него введены третий и четвертый двухколлекторные транзисторы Ήτοροτο типа проводимости, эмиттеры которых соединены соответственно с базами третьего и четвертого инжекционных транзисторов, базы - с общей шиной, первые коллекторы - с эмиттерами соответственно первого и второго транзисторов и соответственно с входными шинами J и К , вторые коллекторы - соответственно с базами второго и первого инжекционных транзисторов.1. JK-TRIGGER containing two bistable cells, respectively, on the first, second, third and fourth injection transistors of the first conductivity type, the bases of the first and second injection transistors are connected respectively to the first and second collectors of the fifth injection transistor and, respectively, to the collectors of the first and second transistors of the second type of conductivity, the bases of which are connected to a common bus, the base of the fifth injection transistor is connected to a synchronization bus, the corresponding collectors of the first and second o injection transistors are connected respectively to the bases of the third and fourth injection transistors, the corresponding collectors of which are connected respectively to the direct and inverse output buses, the input buses J and K are connected respectively to the first and second current sources, characterized in that, in order to increase the noise immunity and expanding the scope, it introduced the third and fourth two-collector transistors of the Ήτοροτο type of conductivity, the emitters of which are connected respectively to the bases of the third and the fourth injection transistors, the base with a common bus, the first collectors with the emitters of the first and second transistors, respectively, and with the input buses J and K, respectively, the second collectors with the bases of the second and first injection transistors, respectively. 2. ЗК -триггер по π, 1, отличающийся тем, что базы первого и второго инжекционных транзисторов и соответственно коллекторы первого и второго и вторые коллекторы четвертого и третьего транзисторов, первые коллекторы третьего и четвертого транзисторов и соответственно эмиттеры первого и второго транзисторов второго типа проводимости, базы третьего и четвертого инжекционных транзисторов и соответственно эмиттеры третьего и четвертого транзисторов выполнены в виде единых областей полупроводника.2. ZK-trigger according to π, 1, characterized in that the bases of the first and second injection transistors and, accordingly, the collectors of the first and second and second collectors of the fourth and third transistors, the first collectors of the third and fourth transistors and, respectively, the emitters of the first and second transistors of the second type of conductivity , the bases of the third and fourth injection transistors and, accordingly, the emitters of the third and fourth transistors are made in the form of single areas of the semiconductor. SU ,.„1185578SU,. „1185578
SU843694820A 1984-01-27 1984-01-27 Jk-flip-flop SU1185578A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843694820A SU1185578A1 (en) 1984-01-27 1984-01-27 Jk-flip-flop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843694820A SU1185578A1 (en) 1984-01-27 1984-01-27 Jk-flip-flop

Publications (1)

Publication Number Publication Date
SU1185578A1 true SU1185578A1 (en) 1985-10-15

Family

ID=21101347

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843694820A SU1185578A1 (en) 1984-01-27 1984-01-27 Jk-flip-flop

Country Status (1)

Country Link
SU (1) SU1185578A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2458377C1 (en) * 2011-03-31 2012-08-10 Михаил Александрович Аллес Optical jk flip-flop

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авсеев Н.А. и др. Большие интегральные схемы с интекционным питанием. М.: Сов. радио. 1977, с. 182, рис. 5.15. Патент US № 4197470, . кл. Н 03 К 3/286, 1980. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2458377C1 (en) * 2011-03-31 2012-08-10 Михаил Александрович Аллес Optical jk flip-flop

Similar Documents

Publication Publication Date Title
US4560888A (en) High-speed ECL synchronous logic circuit with an input logic circuit
US4100429A (en) FET Logic circuit for the detection of a three level input signal including an undetermined open level as one of three levels
US5646557A (en) Data processing system and method for improving performance of domino-type logic using multiphase clocks
US3868656A (en) Regenerating circuit for binary signals in the form of a keyed flip-flop
US3215859A (en) Field effect transistor gate
US4112296A (en) Data latch
KR890010903A (en) Mode selection circuit for high density memory
US3838293A (en) Three clock phase, four transistor per stage shift register
SU1185578A1 (en) Jk-flip-flop
US3622798A (en) Integrated logic circuit
US3588527A (en) Shift register using complementary induced channel field effect semiconductor devices
JPS61101113A (en) Flip-flop circuit
US3585410A (en) Master-slave j-k flip-flop
US3555307A (en) Flip-flop
US3748498A (en) Low voltage quasi static flip-flop
US3610959A (en) Direct-coupled trigger circuit
US3305728A (en) Flip-flop triggered by the trailing edge of the triggering clock pulse
US4633098A (en) Flip-flop circuit with built-in enable function
EP0225924B1 (en) Electronic memory element with a lambda transistor
JP2541244B2 (en) Clock generator
US3845330A (en) Bistable electronic circuit
JPH056371B2 (en)
SU1275738A1 (en) Clocked injection-injection logic-type ik-flip-flop
US3986057A (en) High performance latch circuit
US3473053A (en) Two-input bistable logic circuit of the delay flip-flop type