SU1197091A1 - Device for decoding pulse sequence - Google Patents

Device for decoding pulse sequence Download PDF

Info

Publication number
SU1197091A1
SU1197091A1 SU843731861A SU3731861A SU1197091A1 SU 1197091 A1 SU1197091 A1 SU 1197091A1 SU 843731861 A SU843731861 A SU 843731861A SU 3731861 A SU3731861 A SU 3731861A SU 1197091 A1 SU1197091 A1 SU 1197091A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
decoder
delay unit
inputs
Prior art date
Application number
SU843731861A
Other languages
Russian (ru)
Inventor
Николай Михайлович Стержантов
Николай Филиппович Парыгин
Original Assignee
Предприятие П/Я А-1431
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1431 filed Critical Предприятие П/Я А-1431
Priority to SU843731861A priority Critical patent/SU1197091A1/en
Application granted granted Critical
Publication of SU1197091A1 publication Critical patent/SU1197091A1/en

Links

Landscapes

  • Pulse Circuits (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано в системах .передачи данных. Цель изобретени  - повышение надежности при увеличении временной. базы импульсной последовательности. На фиг. 1 представлена функциональна  схема устройства; на фиг. 2временныр . диаграммы его работы. Устройство содержит генератор 1 сдвигающих импульсов, буферный ре гистр 2, элем1ент ИЛИ 3, блок 4 задержки , первый 5 и второй 6 дешифраторы , счетчик 7, формирователь 8 строба и элемент И 9,вход устройства соединен с входом буферного одноразр дного регистра 2, выход котор9го подключен к первому входу второго де шифратора 6 и чере13 элемент ИЛИ 3 к информационному, входу блока 4 задержки , последний выход которого .соединен с первьгм входом элемента И 9, выход которого подключен к другому входу элемента ИЛИ 3. Тактовые входы регистра 2, блока 4 и счетчика 7 объединены и подключены к генерато ру 1. Выходы дешифраторов 5 и 6 соединены соответственно с выходом уст ройства и входом запуска счетчика 7, выходы разр дов которого подключены к соответствующим входам формировате л  8 строба, выход которого соединен с вторым входом элемента И 9. Формирователь 8 может быть вьшолнен в виде ждущего мультивибратора с дешифратором на входе. Дешифраторы 5 и 6 могут быть вьтолнены в виде эле ментов И, причем вхОДы первого дешиф ратора 5 подключены к выходам блока 4 задержки ,соответствуюш;им временным позици м импульсов в принимаемой последовательности , а входы второго дешифратора 6 объединены с теми входами первого дешифратора 5, которые соответствуют импульсам начальной части принимаемой импульсной последо вательности. Устройство декодировани  импульсг ной последовательности работает еле- дукицим образом. . Частота работы блока 4 задержки, буферного регистра 2 и счетчика 7 задаетс  генератором 1 сдвигающих импульсов. Иь11гульный сигнал (фиг. 2а) поступает на информационный вход буферного регистра 2 и зате через элемент ИЛИ 3 на информационный ,;вход блока 4 задержки. Запись импульсного сигнала в блок 4 задержки Jсловно разобьем на два цикла. В первом цикле в блок 4 задержки через буферный регистр 2 и элемент ИЛИ 3 записываетс  перва  часть импульсной последовательности фиг. 26J. Первьш вход второго дешифратора -6 соединен с выходом буферного регистра 2, остальные входы соединены с выходами блока 4 задержки таким образом , чтобы выделить отличительный признак данного сигнала. Отличительный признак - это необходима  группа импульсов, вход щих в состав импульсного сигнала, по которой происходит предварительное распознавание данного сигнала. Окончательное декодирование импульсного сигнала осуществл етс  первым дешифратором 5 после записи всего сигнала в блок 4 -задержки . Выходным, сигналом дешифратора 6 отличительного признака  вл етс  импульс запуска. Импульсом запуска запускаетс  счетчик 7, который отсчиты вает интервал времени, необходимый дл  записи оставшейс  части импульсного сигнала в блок 4 задержки. Формирователь 8 строба формирует строб разрешени , равньш по длительности этому временному, интервалу (фиг. 2в). Строб разрешени  поступает на элемент И 9. На второй вход элемента И 9 поступает информаци  с последнего выхода блока 4 задержки. Во втором цикле при наличии строба разрешени  перва  часть импульсного сигнала с выхода блока 4 задерж ки через элемент И 9 и через элемент ИЛИ 3 вновь попадает в блок 4 задержки (фиг. 2г). Через другой вход эле«мента ИЛИ 3 на вход блока 4 задержки поступает втора  часть импульсной последовательности (фиг. 2д). Полностью записанный в блок 4 задержки импульсный сигнал представлен на фиг. 2е. Декодирование этого сигнала осуществл етс  дешифратором 5, входы которого соединены в определенном пор дке (соответствующем коду данной последовательности )с выходами блока4 задержки. Если первый отвод дешифратора 6 отличительного признака будет соединен не с выходом буферного регистра 2, а с выходом блока 4 задержки, т.е. если исключить буферньй регистр 2, то отличительньй признак будет декодироватьс  не один раз, как это необходимо а бесконечное число раз, что приведет к тому, что информаци  закольцуетс  в линии задержки.The invention relates to computing and can be used in data transmission systems. The purpose of the invention is to increase reliability with an increase in time. base pulse sequence. FIG. 1 shows a functional diagram of the device; in fig. 2 time diagrams of his work. The device contains a shift pulse generator 1, a buffer register 2, an element OR 3, a delay unit 4, the first 5 and second 6 decoders, a counter 7, a gate driver 8 and an AND 9 element, the device input connected to the buffer single-bit register 2, output which is connected to the first input of the second de-cipher 6 and through the 13 element OR 3 to the informational input of the delay unit 4, the last output of which is connected to the first input of the AND 9 element, the output of which is connected to another input of the OR 3. Clock inputs of the register 2, block 4 and counter and 7 are combined and connected to generator 1. The outputs of the decoders 5 and 6 are connected respectively to the output of the device and the start input of the counter 7, the discharge outputs of which are connected to the corresponding inputs of the gateway 8 of the gate, the output of which is connected to the second input of the And 9 element. The shaper 8 may be implemented in the form of a waiting multivibrator with a decoder at the input. Decoders 5 and 6 can be inserted as elements AND, the inputs of the first decoder 5 are connected to the outputs of the delay unit 4 corresponding to the time positions of the pulses in the received sequence, and the inputs of the second decoder 6 are combined with those of the first decoder 5, which correspond to the pulses of the initial part of the received pulse sequence. The pulse sequence decoding device works in a funny way. . The frequency of operation of the delay unit 4, the buffer register 2 and the counter 7 is set by the shift pulse generator 1. An 11g signal (Fig. 2a) is fed to the information input of the buffer register 2 and then through the element OR 3 to the information,; input of the delay unit 4. The recording of the pulse signal in block 4 delay J is of course divided into two cycles. In the first cycle, the delay block 4, via the buffer register 2 and the element OR 3, is recorded in the first part of the pulse sequence of FIG. 26J. The first input of the second decoder -6 is connected to the output of buffer register 2, the remaining inputs are connected to the outputs of block 4 delay so as to highlight the distinguishing feature of this signal. Distinguishing feature - it is necessary to have a group of pulses that are part of a pulse signal, by which the preliminary recognition of this signal takes place. The final decoding of the pulse signal is performed by the first decoder 5 after the entire signal has been recorded in the 4-delay block. The output of the discriminator 6 decoder 6 is a trigger pulse. The start-up pulse starts the counter 7, which counts the time interval required for recording the remaining part of the pulse signal in block 4 of the delay. The gate former 8 generates a resolution gate equal in duration to this time interval (Fig. 2c). The resolution gate arrives at element 9. At the second input of element 9, information is received from the last output of block 4 delays. In the second cycle, in the presence of a resolution strobe, the first part of the pulse signal from the output of block 4 delay through element 9 and through element OR 3 again falls into block 4 delay (fig. 2d). Through the other input of the element OR 3, the second part of the pulse sequence enters the input of the delay unit 4 (Fig. 2e). The pulse signal, which is completely recorded in block 4 of delay, is shown in FIG. 2nd. The decoding of this signal is carried out by the decoder 5, the inputs of which are connected in a certain order (corresponding to the code of this sequence) with the outputs of the delay unit 4. If the first tap of the decoder 6 of the hallmark is not connected to the output of the buffer register 2, but to the output of the delay unit 4, i.e. if we exclude the buffer register 2, then the distinguishing feature will be decoded more than once, as is necessary an infinite number of times, which will cause the information to ring in the delay line.

Счетчик 7 выполнен таким образом, что если во врем  отсчета интервала разрешени  придет импульс запуска.The counter 7 is designed in such a way that if, during the interval of the resolution interval, a trigger pulse will come.

11970911197091

счетчик 7 обнул етс  и идет вновь отсчет интервала разрешени . Это сделано Д.ПЯ того, чтобы помехи, в случае если из них сформируетс  отличительный признак, не нарушили бы работу устройства декодировани  импульсной последовательности.counter 7 is zeroed and the resolution interval is recalled. This is done by the D.P. of the order that the interference, if a distinctive feature is formed from them, would not disrupt the operation of the pulse sequence decoding device.

1цикл1 cycle

ЧH

2 цикл2 cycle

фиг. гFIG. g

Claims (1)

(54 )(57 ) УСТРОЙСТВО ДЕКОДИРОВАНИЯ ИМПУЛЬСНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ, содержащее генератор сдвигающих импульсов, блок задержки, счетчик, элемент И, выход которого подключен к первому входу элемента ИЛИ, и первый и второй дешифраторы, выход первого дешифратора является выходом устройства, а входы подключены к соответствующим выходам блока задержки, отличающееся тем, что, с целью повышения надежности при увели чении временной базы импульсной последовательности, в него введены второй дешифратор, формирователь строба и буферный регистр, информационный вход которого является входом устройства, тактовый вход объединен 'с тактовыми входами блока задержки й счетчика и подключен к выходу генератора сдвигающих импульсов, выход, буферного регистра соединен с первым входом второго дешифратора и вторым входом элемента ИЛИ, выход которого подключен к информационному входу блока задержки, последний выход которого соединен с первым входом элемента И, а соответствующие выходы блока задержки подключены к вторым входам второго дешифратора, выход которого соединен с входом запуска счетчика, выходы разрядов которого подключены к соответствующим входам формирователя стробов, выход которого соединен с вторым входом элемента И.(54) (57) A PULSE SEQUENCE DECODING DEVICE, comprising a shift pulse generator, a delay unit, a counter, an AND element, the output of which is connected to the first input of the OR element, and the first and second decoders, the output of the first decoder is the output of the device, and the inputs are connected to corresponding outputs of the delay unit, characterized in that, in order to increase reliability while increasing the time base of the pulse sequence, a second decoder, gate generator and buffer register, information whose input is the input of the device, the clock input is combined with the clock inputs of the delay unit of the counter and connected to the output of the shear pulse generator, the output of the buffer register is connected to the first input of the second decoder and the second input of the OR element, the output of which is connected to the information input of the delay unit the last output of which is connected to the first input of the And element, and the corresponding outputs of the delay unit are connected to the second inputs of the second decoder, the output of which is connected to the counter start input, the outputs of the discharges of which are connected to the corresponding inputs of the gate generator, the output of which is connected to the second input of the element I.
SU843731861A 1984-04-20 1984-04-20 Device for decoding pulse sequence SU1197091A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843731861A SU1197091A1 (en) 1984-04-20 1984-04-20 Device for decoding pulse sequence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843731861A SU1197091A1 (en) 1984-04-20 1984-04-20 Device for decoding pulse sequence

Publications (1)

Publication Number Publication Date
SU1197091A1 true SU1197091A1 (en) 1985-12-07

Family

ID=21115598

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843731861A SU1197091A1 (en) 1984-04-20 1984-04-20 Device for decoding pulse sequence

Country Status (1)

Country Link
SU (1) SU1197091A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Глобус И. А. Двоичное кодирование .в асинхронных системах. - М.: Св зь,1970, с. 74-80. Авторское свидетельство СССР № 860308, кл. Н 03 К 13/258, 11.05.79. . .. *

Similar Documents

Publication Publication Date Title
SU1197091A1 (en) Device for decoding pulse sequence
RU2024926C1 (en) Apparatus for controlling time errors of pulse trains
RU2178908C1 (en) Period-to-code converter
SU1545326A1 (en) Time-pulse code decoder
SU1175019A1 (en) Generator of delayed pulses
SU1631509A1 (en) Multicycle recirculating time-to-number converter
SU1075255A1 (en) Parallel binary code/unit-counting code translator
SU1226624A1 (en) Pulser
SU1420652A1 (en) Device for selecting input signals for spectrometric time interval meters
SU1187253A1 (en) Device for time reference of pulses
SU1427589A1 (en) Discrete information receiver
SU1635213A1 (en) Device for dynamic memory data regeneration
SU1325719A1 (en) System of transmitting discrete information
SU875625A1 (en) Position code encoder
SU1187257A1 (en) Device for selecting single pulse
SU1120328A1 (en) Device for priority processing of requests
SU1051551A1 (en) Device for monitoring information
SU1622857A1 (en) Device for checking electronic circuits
SU1001456A1 (en) Device for programmable delay of pulses
SU1449982A1 (en) Haar function generator
SU1474851A1 (en) Pulse-time code decoder
SU1124305A2 (en) Multichannel priority device
SU945968A1 (en) Single pulse shaper
SU1541646A1 (en) Device for information compression
SU369705A1 (en) BEELIOTEKA