SU1474851A1 - Pulse-time code decoder - Google Patents

Pulse-time code decoder Download PDF

Info

Publication number
SU1474851A1
SU1474851A1 SU864153302A SU4153302A SU1474851A1 SU 1474851 A1 SU1474851 A1 SU 1474851A1 SU 864153302 A SU864153302 A SU 864153302A SU 4153302 A SU4153302 A SU 4153302A SU 1474851 A1 SU1474851 A1 SU 1474851A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
shift register
pulse
Prior art date
Application number
SU864153302A
Other languages
Russian (ru)
Inventor
Илья Абрамович Зильберталь-Глобус
Борис Михайлович Панин
Владислав Иванович Дудник
Сергей Петрович Федотов
Original Assignee
Предприятие П/Я В-2749
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2749 filed Critical Предприятие П/Я В-2749
Priority to SU864153302A priority Critical patent/SU1474851A1/en
Application granted granted Critical
Publication of SU1474851A1 publication Critical patent/SU1474851A1/en

Links

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в приемниках составных сигналов с импульсно-временным кодированием. Цель изобретени  - повышение функциональной надежности. Дешифратор содержит первый и второй сдвиговые регистры 1,2, селекторы 3 и 4 кодовых групп, элемент И 5, блок 6 выделени  фронта, первый и второй счетчики 7 и 8, генератор 9 импульсов, 2 ил.The invention relates to a pulse technique and can be used in receivers of composite signals with pulse-time coding. The purpose of the invention is to increase functional reliability. The decoder contains the first and second shift registers 1,2, selectors 3 and 4 code groups, the element 5, the block 6 selection of the front, the first and second counters 7 and 8, the generator 9 pulses, 2 Il.

Description

Зь Hm

4 004 00

слcl

Изобретение относитс  к импульсной технике и может быть использовано в приемниках составных сигналов с импульсно-временным кодированием.The invention relates to a pulse technique and can be used in receivers of composite signals with pulse-time coding.

Цель изобретени  - повышение фун- кциональной надежности.The purpose of the invention is to increase the functional reliability.

На фиг.1 представлена функциональна  схема дешифратора; на фиг.2 - диаграммы сигналов.Figure 1 presents the functional diagram of the decoder; figure 2 - diagrams of signals.

Дешифратор содержит первый 1 и второй 2 сдвиговые регистры, селекторы 3 и 4 кодовых групп, элемент И 5, блок 6 выделени  фронта, первый 7 и второй 8 счетчики, генератор 9 импульсов .The decoder contains the first 1 and second 2 shift registers, selectors 3 and 4 code groups, the element 5, the block 6 allocation of the front, the first 7 and second 8 counters, the generator 9 pulses.

Дешифратор работает следующим образом.The decoder works as follows.

В исходном состо нии счетчик 7 путем счета импульсов генератора 9 вырабатывает импульса сдвига дл  регистра 1 с периодов Т,,, счетчик 8 - дл  регистра 2 с периодом Т t Т.,, Т 2 m Т 19 где m - коэффициент пересчета счетчика 8.In the initial state, the counter 7 by counting the pulses of the generator 9 generates a shift pulse for register 1 with periods T ,,, counter 8 for register 2 with a period T t T., T 2 m T 19 where m is the conversion factor of counter 8.

С входа дешифратора на информа- ционный вход регистра 1 и на пер- вые входы селекторов 3 и 4 поступают показанные на фиг.2а импульсы дешифрируемого ИВК. Дешифрирование осу- ществл етс  в два этапа. Сначала с помощью селектора 3 фиксируетс  наличие первой секции ИВК. Сигнал с выхода селектора 3 (фиг.26) поступает на вход регистра 2 и на вход блока 6 Затем в регистре 2 выходной сигнал селектора 3 дополнительно задерживаетс  на врем  L, равное кодовому ч интервалу между последними импульса- .ми секций кодовых групп дешифрируемого ИВК (фиг.2в). Во втором селекторе 4 фиксируетс  приход второй секции дешифрируемого ИВК (фиг.2г). Элемент И 5 вырабатывает выходной дешифрируемый импульс.From the input of the decoder, the information input of the register 1 and the first inputs of the selectors 3 and 4 receive the pulses of the decoded CPI shown in Fig. 2a. The decryption is carried out in two stages. First, using the selector 3, the presence of the first IVR section is fixed. The signal from the output of the selector 3 (Fig. 26) is fed to the input of register 2 and to the input of block 6 Then in register 2 the output signal of the selector 3 is additionally delayed by a time L equal to the code h interval between the last pulse-sections of the code groups decrypted by the CPI ( figv). In the second selector 4, the arrival of the second section of the decrypted IVR is recorded (FIG. 2d). Element And 5 produces an output pulse to be decoded.

Выходной импульс блока 6 (фиг.2д) поступает на установочные входы счетчиков 7 и 8. По этому импульсу счетчики устанавливаютс  в состо ни The output impulse of block 6 (fig. 2d) goes to the installation inputs of counters 7 and 8. According to this impulse, counters are set to

0,5 га, и 0,5 т, где т1 и т - коэффициенты пересчета счетчиков. За сче этого увеличиваетс  разрешающа  способность дешифратора, поскольку в этом случае передний фронт импульса дешифрируемого ИВК будет совпадать с серединой интервала сдвига сигнала в регистрах 1 и 2.0.5 ha, and 0.5 tons, where t1 and t are the conversion factors for the counters. By this, the resolution of the decoder is increased, since in this case the leading edge of the pulse of the deciphering CPI will coincide with the midpoint of the signal shift interval in registers 1 and 2.

Claims (1)

Формула изобретени Invention Formula Дешифратор импульсно-временных кодов, содержащий первый сдвиговый регистр, информационный вход которого объединен с первыми входами селекторов кодовых групп и  вл етс  информационным входом дешифратора, выходы соответствующих разр дов первого сдвигового регистра подключены к вторым входам селекторов кодовых групп, генераторов импульсов, выход которого подключен к информационному входу первого счетчика, выход которого подключен к сдвиговому входу первого сдвигового регистра, блок выделени  фронта, выход которого соединен с установочным входом первого счетчика, элемент отличающийс  тем, что, с целью повышени  функциональной надежности , в него введены второй сдвиговый регистр и второй счетчик, установочный вход которого объединен с установочным входом первого счетчика,информационный вход- со сдвиговым входом первого регистра, выход второго счетчика соединен со сдвиговым входом второго сдвигового регистра , выход первого селектора кодовых групп соединен с входом блока выделени  фронта и информационным входом второго сдвигового регистра, выход второго селектора кодовых групп соединен с первым входом элемента И, выход старшего разр да второго сдвигового регистра соединен с вторым входом элемента И, выход которого  вл етс  информационным выходом дешифратора.Pulse-time code decoder containing the first shift register, the information input of which is combined with the first inputs of code group selectors and is the information input of the decoder; the information input of the first counter, the output of which is connected to the shift input of the first shift register, the edge selection unit, the output of which is connected to the mouth The primary input of the first counter, an element characterized in that, in order to increase functional reliability, a second shift register and a second counter are entered into it, the installation input of which is combined with the installation input of the first counter, the information input with the first input shift input, the output of the second counter with the shift input of the second shift register, the output of the first selector of code groups is connected to the input of the edge selection block and the information input of the second shift register, the output of the second selec ora code groups connected to the first input of the AND gate, the output MSB of the second shift register is connected to the second input of the AND gate, whose output is the data output of the decoder. Секци  1Section 1 Секци  2Section 2 Фиг. 2FIG. 2
SU864153302A 1986-10-15 1986-10-15 Pulse-time code decoder SU1474851A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864153302A SU1474851A1 (en) 1986-10-15 1986-10-15 Pulse-time code decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864153302A SU1474851A1 (en) 1986-10-15 1986-10-15 Pulse-time code decoder

Publications (1)

Publication Number Publication Date
SU1474851A1 true SU1474851A1 (en) 1989-04-23

Family

ID=21269805

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864153302A SU1474851A1 (en) 1986-10-15 1986-10-15 Pulse-time code decoder

Country Status (1)

Country Link
SU (1) SU1474851A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 999,152, кл. Н 03 М 5/08, Н 03 М 7/22, 1981. *

Similar Documents

Publication Publication Date Title
SU1474851A1 (en) Pulse-time code decoder
GB1193603A (en) Time Multiplex Sawtooth Comparison Coder
SU1383332A1 (en) Device for extracting a number within specified interval
SU432487A1 (en) CONVERTER BINDING-DECIMAL CODE TO UNITARY CODE
SU942560A1 (en) Time interval-to-code converter
SU1557685A1 (en) Code converter
SU1051698A1 (en) Scalling device
SU1265755A1 (en) Information input-output device
SU1473087A1 (en) Time-pulse code decoder
SU1649675A1 (en) Code converter
SU653613A1 (en) Multichannel pulse train adding device
SU752317A1 (en) Information input arrangement
SU1156057A1 (en) Translator of n-bit binary code to p-bit code
SU1751859A1 (en) Multichannel converter of series-to-parallel code
SU851331A1 (en) Pulse duration analyzer
SU1496014A1 (en) Selective call device
SU1401630A1 (en) Phase synchronization device
SU1713104A1 (en) Converter of binary code to numeric-pulse code
SU1053099A1 (en) Information input device
SU1181155A1 (en) Serial code-to-parallel code converter
SU921095A1 (en) Frequency divider
SU516192A1 (en) Switch
SU1633494A1 (en) Decoder for phase-shift code
SU1229966A1 (en) Reversible converter of binary code to binary-coded decimal code
SU1211801A1 (en) Displaying device