SU1195358A1 - Fourier transform device - Google Patents

Fourier transform device Download PDF

Info

Publication number
SU1195358A1
SU1195358A1 SU843741301A SU3741301A SU1195358A1 SU 1195358 A1 SU1195358 A1 SU 1195358A1 SU 843741301 A SU843741301 A SU 843741301A SU 3741301 A SU3741301 A SU 3741301A SU 1195358 A1 SU1195358 A1 SU 1195358A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
information
inputs
elements
Prior art date
Application number
SU843741301A
Other languages
Russian (ru)
Inventor
Владимир Иванович Якименко
Михаил Борисович Столбов
Анатолий Федорович Бульбанюк
Цецилия Борисовна Эпштейн
Original Assignee
Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Войсковая часть 60130
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина), Войсковая часть 60130 filed Critical Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority to SU843741301A priority Critical patent/SU1195358A1/en
Application granted granted Critical
Publication of SU1195358A1 publication Critical patent/SU1195358A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее блок синхронизации , первьй выход которого подключен к первому установочному входу триггера, тактовому входу квантовател , первому входу первого элемента ИЛИ и первому входу формировател  адреса, первый выход которого подключен к управл ющему входу коммутатора, выход которого подключен к первому информационному входу сумматора-вычитател , выход которого подключен к информационному входу блока буферной пам ти, информащюн- .ный выход которого  вл етс  информационным выходом устройства и подключен к второму информационному входу сумматора-вычитател , управл ющий вход которого подключен к выходу сумматора по модулю два, первый и второй входы которого подключены соответственно к второму выходу формировател  адреса и выходу первого элемента ИЛИ, второй вход которого подключен к выходу знакового разр да регистра, информационный вход которого подключен к выходу квантовател , информационньй- вход которого  вл етс  информационным JJ:7.,,,; входом устройства, информационный выход регистра подключен к информационному входу преобразовател  код частота , первый и второй выходы триггера подключены к первым входам соответственно первого и второго элементов И, группу элементов И, отличающеес  тем, что, с целью упрощени  устройства, оно содержит блок, пам ти, второй элемент ИЛИ и дешифратор, выход старшего разр да которого подключен к входам обнулени  первого и второго счетчиков, второму установочному входу триггера и входу сброса преобi разовател  код - частота, выход ко (Л торого подключен к счетному входу второго счетчика, выход i-ro (i l,m; m - разр дность ) разр да которого подключен к первому входу 1-го элемента И группы, выход которого подключен к входу i-го разр да копа адреса блока пам ти, выход j-ro ( j I ,к; к N/4; N- размер со СП преобразовани  )разр да, которого подключен к j-му информационному 00 ел входу коммутатора, второй выход блока синхронизации подключен к вторым 00 входам первого и второго элементов И, выходы которых подклточены соответственно к второму входу формировател  адреса и счетному входу первого счетчика, информационный выход которого подключен к входу дешифратора, j-й выход которого подключен к )-му входу второго элемента ИЛИ, выход которого подключен к управл ющему входу блока пам ти и вторым входам элементов И группы.DEVICE FOR FOURIER TRANSFORM comprising a synchronization unit, a first output of which is connected to the first setting entry trigger, the clock input of the quantizer, a first input of the first OR gate and a first input of the address, the first output of which is connected to the control input of the switch, the output of which is connected to the first information the adder-subtractor input, the output of which is connected to the information input of the buffer memory block, the information output of which is the information output of the device and connected to the second information input of the adder-subtractor, the control input of which is connected to the output of the modulo-two adder, the first and second inputs of which are connected respectively to the second output of the address generator and the output of the first OR element, the second input of which is connected to the sign bit output a register whose information input is connected to the output of a quantizer, whose information input is informational JJ: 7. ,,,; the device input, the information output of the register is connected to the information input of the converter code frequency, the first and second outputs of the trigger are connected to the first inputs of the first and second elements AND, a group of elements AND, characterized in that, in order to simplify the device, it contains a block , the second element OR and the decoder, the output of the higher bit of which is connected to the zeroing inputs of the first and second counters, the second installation input of the trigger and the reset input of the preamplifier code - frequency, output to Secondly, it is connected to the counting input of the second counter, the output i-ro (il, m; m is the size) of which is connected to the first input of the 1st element AND of the group, the output of which is connected to the input of the i-th bit of the cop address of the memory block ti, output j-ro (j I, k; to N / 4; N is the size of the SP conversion) of the discharge, which is connected to the j-th information 00 input of the switch, the second output of the synchronization unit is connected to the second 00 inputs of the first and the second elements And, the outputs of which are connected respectively to the second input of the address generator and the counting input the first counter whose information output is connected to the input of the decoder, the jth output of which is connected to the) th input of the second OR element, the output of which is connected to the control input of the memory unit and the second inputs of the AND group elements.

Description

1 Изобретение относитс  к специализировэнным средствам вычислительной техники, предназначенным дл  автоматизации анализа спектральных свойств слзгчайных процессов в реальном масштабе времени, использовани  в систе мах распознавани , например, в биоки бернетике, радиофизике. Цель изобретени  - упрощение устройства . На чертеже приведена структурна  схема предлагаемого устройства. Фурье-преобразователь содержит квантователь 1, регистр 2 отсчета, преобразователь 3 код - частота, элемент ИЛИ 4, блок 5 синхронизации триггер 6, элементы И 7 и 8, счетчик 9, дешифратор 10, элемент ИЛИ 11, счетчик 12, группу элементов И 13, блок 14 пам ти, формирователь 15 адреса , коммутатор 16, сумматор-вычитатель 17, блок 18 буферной пам ти и су1 1матор 19 по модулю два. Устройство работает следующим образом . Перед началом вычислений все блок установлены в нулевое состо ние, а дешифратор 10 имеет к выходов и настроен таким, образом, что на каждом I-OM вьпсоде формируетс  импульс через интервал времени ЛТ после импульса с предыдущего (i-1)-го выхода , .образу  р д интервалов лТ , пропорциональных прираЕ(ени м синусной фу11кции на первой четверти периода представлени . При этом объем памйти блока 14 пам ти должен составл ть к N/4 кодов (где N- объем пам ти блока 18 пам ти ). Исследуемый случайньй сигнал x(t) подаетс  на вход квантовател  1 и по тактовьП1 m импульсам с вьпсода блока 5 синхронизации- преобразуетс  в дискретную форму x(Tndt). При получении первого отсчета х (1 At )он записывает с  в регистр 2 в виде модул  (х ) и знака Sgn(x): знаковый выход при этом подключаетс  через элемент ИЛИ 4 на вход сумъштора 19 по модулю два, задава  знак второго слагаемого в усреднителе 17 (,v-i где О или 1, соответствующие положительному или отрицательному знаку Sgn(x ); Cj . - функци , считываема  с блока14 пам ти. Подключенный к входу преобразовател  3 код - частота код (х.,) преоб582 разуетс  в поток ггмпульсов соответствующей частоты F , которые подаютс  в счетчик 12. Одновременно этот же () импульс с выхода блока 5 синхронизации поступает на первый установочный вход триггера 6, устанавлива  его в состо ние, при котором через элемент И 7 поступают тактовые импульсы на вход счетчика 9, т.е. счетчики 9 и 12 одновременно начинают счет импульсов соответствующих потоков F и FI . При достижении в счетчике 9 числа импульсов равного б, срабатьгаает дешифратор 10 по первому выходу: импульс с выхода элемента ИЛИ 11 поступит на вторые входы группы элементов И 13 и на управл ющий вход блока 14 пам ти, осуществл   при этом соответственно считывание кода 0; с выхода счетчика 12 и запись его в первую  чейку блока 14 пам ти. При дальнейшем счете импульсов счетчиком 9 дешифратор 10 срабатывает через интервалы времени С., пропорциональные изменению (приращению ) ординат синусной функции, и формирует импульсы последовательно на 2,3,..., к-ом выходах, которые через элемент ИЛИ 11 подаютс  на вторые входы группы элементов И 13. При этом соответствующие интервалы времени /i,- с выхода счетчика 12 считываетс  код , 6 , ...,9/,. 1 который записьшаетс  соответственно в 2,3,..,, к-ю  чейку блока 14 пам ти. Поскольку счетчик 12 непрерывно считает количество импульсов в потоке К, за указанные / .-, интервалы времени (частота F пропорциональна амплитуде отсчета х, в i-x  чейках блока 14 пам ти запоминаютс  коды б.| , пропорциональные произведению отсчета х. на со . ., ответствующую i-ю выборку четверти периода синусной функции Ч , i , где В р - масштабньй коэффициент. Сформированный на к-м выходе дешифратора 10 импульса поступает также на управл ющие входы Сброс преобразовател  3 код - частота, а также счетчиков 9 и 12, а триггер 6 опрокидываетс  во второе состо ние, при котором закрываетс  элемент И 7 3 и открьгеаетс  элемент И 8 дл  прохо дени  тактовых импульсов в формирователь 15 адреса. Так как дл  вычислени  комплекс ных коэффициентов Фурье необходимо осуществить Sin-преобразование Фурь ( и cos-преобразование Фурье (RgF ), в блок 18 из блока 14 через коммутатор 16 необходимо считать ко ды 6 в определенной последовател ности: дл  (Нормировани  считываютс  коды б-, ; , где ,1,2,,.., к...1,0,1,..., а дл  RgF X - коды 6, , т.е. коды считываю с  в последовательности , (к- ), (к-2),..., 1,0,1,... (к-1), к,..., что соответствует произведению: 9. х cos2( , 1,m л VBc Например, опрос при формировании RfF осуществл етс  следующим образом . При первом цикле считьшани  кодо 0 (т 1 ) опрос выходов блока 14 пам ти осуществл етс  с тагом , т.е. опрашиваютс  выходы i(m-K)K, (к-), (к-2),... и через блок 17 распредел ютс  в  чейки ,2,..., блока 18. После за писи кода в  чейку N/4 блока 18 в нем оказьшаетс  накопленной I/4 периода функции RgFx 0., , после чег из формировател  15 . дреса поступает импульс на второй вход сумматора 19 по модулю два, при этом в блоке 17 устанавливаетс  отрицательный знак Sgn6 -1 (соответствующий отрицательной полуволне косинусной функции ) и усреднение следующих кодов 9 , записьшаемых в  чейки 3 hJ /4 блока 18 пам ти, осуществл етс  в соответствии с формулой: Fm ReF;. После N микрокоманд каждого m -г цикла опроса во всех N  чейках блока 18 будут накоплены результаты ус реднени , после чего блоки Фурьепреобразовател  подготовлены дл  осуществлени  преобразовани  (m +1 )-го цикла. Так, при втором цикле (т 2 ) по импульсу с первого выхода блока 5 синхронизации в квантователе 1 формируетс  отсчет входного сигнала, к торый записьгоаетс  в регистр 2 отсч та. Вьщеленный при этом знак 584 Sgn X;;(-l)q, с второго выхода регистра 2 отсчета поступает через элемент ИЛИ 4 на вход начальной установки знака в сумматоре 19 по модулю два ( т.е. задава  операции Сложение или Вычитание в блоке 17 при первых N/4 тактах усреднени  ). Одновременно с этим в преобразователе 3 код - частота формируютс  поток импульсов частоты F, пропорциональной амплитуде х(2 dt), который поступает на счетный вход счетчика 12, Импульс запуска m 2 с блока 5 синхронизации поступает также на первый вход триггера 6, опрокидывает его, устанавлива  элемент И 7 в рехсим пропускани  тактовых импульсов на счетный вход счетчика 9. Аналогично циклу m 1 в блок 14 пам ти с выхода счетчика 12 считываютс  коды 02,1 записыва сь последовательно в 1,2,..., к-ю  чейки пам ти. Считывание кодов 6 ; при помощи формировател  15 адреса осуществл етс  при этом с щагом , т.е. опращиваютс  выходы , (к-2 ),..., 2,0,2,... блока 14 пам ти и результаты опроса через коммутатор 16 поступают в блок 17, в котором усредн ютс  с результатами предьдущего цикла RgF и поступают на запись в соответствующие  чейки, ,2,3.. . блока 18. Коды адресов вычисл ютс  в формирователе 15 адресов в соответствии с выражением: n(k-;l , р ОДт , p--nm где р - номер перехода гармонической функции через нулевой уровень. Закон изменени  знаков в блоке 17 при вычислении -описываетс  следующими соотнощени ми: предыдущий знак при : lnm|i| . измененный знак TaKiiM образом, после «-го цикла обработки входного сигнала в блоке 18 накапливаетс  сумма, описываема  выражением: 2tn N RcF,(eAt))(-meuf), fn.1 Следовательно, опрос буферного лока 14 пам ти, содержащего К произведений каждого отсчета х , на 1/4 периода sin -функции, обеспечивает вычисление действительной (Re Fj при опросе к,(к-1),..., I,,..  чеек блока 14 ) или мнимой ( при опросе Is 2,,.., к...4к N  чеек блока 14) составл ющих комплексных коэффици1 The invention relates to specialized computer aids designed to automate the analysis of the spectral properties of very slow processes in real time, use in recognition systems, for example, in bioletics, radio physics. The purpose of the invention is to simplify the device. The drawing shows a block diagram of the proposed device. The Fourier transducer contains a quantizer 1, a register of 2 counts, a transducer 3 code - frequency, element OR 4, block 5 synchronization trigger 6, elements AND 7 and 8, counter 9, decoder 10, element OR 11, counter 12, group of elements AND 13 , memory block 14, address driver 15, switch 16, adder-subtractor 17, buffer memory block 18, and cy1 1mator 19 modulo two. The device works as follows. Before starting the calculations, all the blocks are set to the zero state, and the decoder 10 has outputs and is configured in such a way that a pulse is formed at every I-OM in the output after the time interval LT after the pulse from the previous (i-1) -th output,. image of a series of intervals LT, proportional to the parameters of the sinus function in the first quarter of the presentation period. The memory of memory 14 must be N / 4 codes (where N is the memory of memory 18). the signal x (t) is fed to the input of the quantizer 1 and clockwise 1 m impu To the block from the sync block 5 is converted into a discrete form x (Tndt). Upon receiving the first reading x (1 At) it writes c to register 2 as a module (x) and the sign Sgn (x): the sign output is connected via the OR 4 element at the input of the associate 19 modulo two, specifying the sign of the second term in the average 17 (, vi where O or 1, corresponding to the positive or negative sign Sgn (x); Cj. is a function readable from the memory block 14. The code connected to the converter 3 input is a frequency code (x.,) Transformed into a stream of y pulses of the corresponding frequency F, which are fed into counter 12. At the same time, the same () pulse from the output of synchronization unit 5 goes to the first installation input of trigger 6, a state in which the clock pulses go to the input of the counter 9 through the element AND 7, i.e. counters 9 and 12 simultaneously start counting the pulses of the corresponding flows F and FI. When the number of pulses in the counter 9 is equal to b, the decoder 10 at the first output triggers: the pulse from the output of the element OR 11 goes to the second inputs of a group of elements And 13 and to the control input of the memory block 14, respectively reading code 0; from the output of counter 12 and recording it into the first cell of memory block 14. Upon further counting of pulses by the counter 9, the decoder 10 operates at intervals of time C. proportional to the change (increment) of the ordinates of the sinus function, and generates pulses successively on the 2.3, ..., kth outputs, which through the OR 11 element are fed to the second the inputs of the And 13 group of elements. At the same time, the corresponding time intervals / i, - from the output of the counter 12, the code, 6, ..., 9 /, is read. 1 which is recorded respectively at 2,3, .. ,, the cell of the memory block 14. Since the counter 12 continuously counts the number of pulses in the stream K, for the indicated / .-, time intervals (frequency F is proportional to the amplitude of the reference x, codes i., Proportional to the product of the reference x by co., Are stored in the ix cells of the memory block 14). the corresponding i-th sample is a quarter of the period of the sinus function H, i, where B p is the scale factor. The pulse formed on the k-m output of the decoder 10 also goes to the control inputs Reset the converter 3 code - frequency, as well as counters 9 and 12, and trigger 6 overturns into second with The stage at which the AND 7 3 element is closed and the AND 8 element is removed to pass clock pulses into the address former 15. As for calculating the complex Fourier coefficients, it is necessary to perform a Sin transform of Fourier (and a cosy Fourier transform (RgF)) block 18 from block 14 through switch 16, it is necessary to count codes 6 in a certain sequence: for (the normalization is read codes b-,;, where, 1,2 ,, .., к ... 1,0,1, .. ., and for RgF X - codes 6,, i.e. I read the codes from in sequence, (k-), (k-2), ..., 1,0,1, ... (k-1), k, ..., which corresponds to the product: 9. x cos2 (, 1, m l VBc For example, the polling during the formation of RfF is carried out as follows. During the first cycle of code 0 (m1) polling, the outputs of the memory block 14 are polled with a tag, i.e., the outputs i (mK) K are polled , (k-), (k-2), ... and through block 17 are distributed into cells, 2, ..., block 18. After writing the code into cell N / 4 of block 18, it is accumulated I / 4 periods of the function RgFx 0.,, after the chog from shaper 15. Dress, a pulse arrives at the second input of the adder 19 in m a two, while in block 17 the negative sign of Sgn6 -1 (corresponding to the negative half-wave of the cosine function) is set and the averaging of the following codes 9 written in the 3 hJ / 4 cells of the memory block 18 is performed in accordance with the formula: Fm ReF ;. After N micro-instructions of each m-th polling cycle in all N cells of block 18, the results of averaging will be accumulated, after which the Fourier-transducer blocks are prepared for performing the (m +1) -th conversion. Thus, during the second cycle (m 2), a pulse from the first output of the synchronization unit 5 in the quantizer 1 is formed, the input signal is counted, which is written to the count register 2. In this case, the sign 584 Sgn X ;; ((- l) q, from the second output of the register 2 reads through the element OR 4 to the input of the initial installation of the sign in the adder 19 modulo two (i.e., the operation Addition or Subtraction in block 17 at the first N / 4 averaging cycles). Simultaneously, in the code-frequency converter 3, a stream of pulses of frequency F, proportional to amplitude x (2 dt), which is fed to the counting input of counter 12, is generated. The start-up pulse m 2 from synchronization unit 5 is also fed to the first input of trigger 6, it overturns, setting element 7 in re-transmitting clock pulses to the counting input of counter 9. Similarly to the cycle m 1, block 14 of memory from the output of counter 12 reads codes 02.1 and writes successively in 1,2, ..., to the th memory cell ti. Read codes 6; with the help of the driver 15, the address is made with the schag, i.e. the outputs (k-2), ..., 2.0,0, ... of memory block 14 are polled and the results of polling through the switch 16 are received in block 17, which are averaged with the results of the previous RgF cycle and are recorded in the corresponding cells, 2,3 ... block 18. Address codes are calculated in the address former 15 according to the expression: n (k-; l, p ODt, p - nm where p is the transition number of the harmonic function through the zero level. The law of changing signs in block 17 when calculating is is described by the following ratios: the previous character at: lnm | i |. modified TaKiiM sign, after the "th input signal processing cycle, in block 18 the sum is accumulated, described by the expression: 2tn N RcF, (eAt)) (- meuf), fn .1 Therefore, polling the buffer location of the 14 memory containing K products of each sample x, is 1/4 of the period of the sinfun Ktsii, provides the calculation of the real (Re Fj when polling k, (k-1), ..., I, .. cells of block 14) or imaginary (when polling Is 2, .., k ... 4k N cells block 14) components of the complex coefficient

Claims (1)

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее блок синхронизации, первый выход которого подключен к первому установочному входу триггера, тактовому входу квантователя, первому входу первого элемента ИЛИ и первому входу формирователя адреса, первый выход которого подключен к управляющему входу коммутатора, выход которого подключен к первому информационному входу сумматора-вычитателя, выход которого подключен к информационному входу блока буферной памяти, информационный выход которого является информационным выходом устройства и подключен к второму информационному входу сумматора-вычитателя, управляющий вход которого подключен к выходу сумматора по модулю два, первый и второй входы которого подключе· ны соответственно к второму выходу формирователя адреса и выходу первого элемента ИЛИ, второй вход которого подключен к выходу знакового разряда регистра, информационный вход которого подключен к выходу квантователя, информационный вход которого является информационным входом устройства, информационный выход регистра подключен к информационному входу преобразователя код частота, первый и второй выходы триггера подключены к первым входам соответственно первого и второго элементов И, группу элементов И, отличающееся тем, что, с целью упрощения устройства, оно содержит блок, памяти, второй элемент ИЛИ и дешифратор, выход старшего разряда которого подключен к входам обнуления первого и второго счетчиков, второму установочному входу триггера и входу сброса преобразователя код - частота, выход которого подключен к счетному входу второго счетчика, выход 1-го (i=l,m; m - разрядность ) разряда которого подключен к первому входу i~ro элемента И группы, выход которого подключен к входу ΐ—го разряда кода адреса блока памяти, выход j-го ( j = I ,к; к = N/4; N- размер преобразования )разряда, которого подключен к j-му информационному входу коммутатора, второй выход блока синхронизации подключен к вторым входам первого и второго элементов И, выходы которых подключены соответственно к второму входу формирователя адреса и счетному входу первого счетчика, информационный выход которого подключен к входу дешифратора, j-й выход которого подключен к j-му входу второго элемента ИЛИ, выход которого подключен к управляющему входу блока памяти н вторым входам элементов И группы.A device for Fourier transform, comprising a synchronization unit, the first output of which is connected to the first installation input of the trigger, the quantizer clock input, the first input of the first OR element and the first input of the address generator, the first output of which is connected to the control input of the switch, the output of which is connected to the first information input the adder-subtractor, the output of which is connected to the information input of the buffer memory unit, the information output of which is the information output of the device and It is connected to the second information input of the adder-subtracter, the control input of which is connected to the output of the adder modulo two, the first and second inputs of which are connected respectively to the second output of the address generator and the output of the first OR element, the second input of which is connected to the output of the register bit, the information input of which is connected to the output of the quantizer, the information input of which is the information input of the device, the information output of the register is connected to the information input of the transform code, frequency, the first and second outputs of the trigger are connected to the first inputs of the first and second elements of And, respectively, a group of And elements, characterized in that, in order to simplify the device, it contains a block, memory, a second OR element and a decoder, the senior bit output of which connected to the zeroing inputs of the first and second counters, the second installation input of the trigger and the reset input of the converter code - frequency, the output of which is connected to the counting input of the second counter, the output of the 1st (i = l, m; m is the bit capacity) of the discharge of which is connected to the first input of the i ~ ro element of the And element of the group, the output of which is connected to the input of the ΐth discharge of the address code of the memory block, the output of the jth (j = I, k; k = N / 4; N- conversion size) of the discharge, which is connected to the jth information input of the switch, the second output of the synchronization unit is connected to the second inputs of the first and second elements AND, the outputs of which are connected respectively to the second input of the address generator and the counting input of the first counter, the information output of which is connected to the input decoder, j-th output for which it is connected to the jth input of the second OR element, the output of which is connected to the control input of the memory unit and the second inputs of the AND elements of the group. SU ,.,.1195358SU,.,. 1195358
SU843741301A 1984-05-15 1984-05-15 Fourier transform device SU1195358A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843741301A SU1195358A1 (en) 1984-05-15 1984-05-15 Fourier transform device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843741301A SU1195358A1 (en) 1984-05-15 1984-05-15 Fourier transform device

Publications (1)

Publication Number Publication Date
SU1195358A1 true SU1195358A1 (en) 1985-11-30

Family

ID=21119230

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843741301A SU1195358A1 (en) 1984-05-15 1984-05-15 Fourier transform device

Country Status (1)

Country Link
SU (1) SU1195358A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент CBJA № 4138730, кл. G 06 F 15/332, опубл. 1977. Авторское свидетельство СССР № 1043663. кл. G 06 F 15/332, 1982. *

Similar Documents

Publication Publication Date Title
SU1195358A1 (en) Fourier transform device
RU2402067C1 (en) Recorder of accidents in electric networks of power systems
US3237171A (en) Timing device
SU1566371A1 (en) Device for monitoring electric power consumption
JPS5812556B2 (en) Digital direction measuring device display device
SU1564502A1 (en) Arrangement for determining dynamic pliability of large-scale foundations
SU1193812A1 (en) Phase shift-to-digital converter
SU1033989A1 (en) Electric signal raise time digital meter
SU1249530A1 (en) Device for determining parameters of d.c. electric drives
SU1049893A1 (en) Information input device
SU1149241A1 (en) Device for capturing information from transducers
SU1388914A1 (en) Device for reading information off a punched carrier
SU1429113A1 (en) Random process generator
SU776347A1 (en) Nuslear reactor period meter
SU792291A1 (en) Shift register monitoring device
SU1267398A1 (en) Information input device
SU1691827A1 (en) Device to input data from two-way transducers
SU1368876A1 (en) Random number generator
SU739527A1 (en) Device for orderly sampling of parameter values
SU888165A1 (en) Device for time compression of input signal
SU732873A1 (en) Sensor address former
SU1695323A1 (en) Digital filter
SU1399766A1 (en) Multifunctional analyzer of random processes
SU1471098A1 (en) Device for determining dynamic characteristics of structures
SU1334159A1 (en) Time-interval statistical analyzer