SU1188865A1 - Генератор одиночных пачек импульсов - Google Patents

Генератор одиночных пачек импульсов Download PDF

Info

Publication number
SU1188865A1
SU1188865A1 SU843684151A SU3684151A SU1188865A1 SU 1188865 A1 SU1188865 A1 SU 1188865A1 SU 843684151 A SU843684151 A SU 843684151A SU 3684151 A SU3684151 A SU 3684151A SU 1188865 A1 SU1188865 A1 SU 1188865A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
delay
bus
nand
Prior art date
Application number
SU843684151A
Other languages
English (en)
Inventor
Евгений Александрович Глотов
Владимир Иванович Никитенко
Жанна Викторовна Белозерова
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU843684151A priority Critical patent/SU1188865A1/ru
Application granted granted Critical
Publication of SU1188865A1 publication Critical patent/SU1188865A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

ГЕНЕРАТОР Р.ЦИНОЧНЫХ ПАЧЕК ИМПУЛЬСОВ, содержащий шину тактовых импульсов, резистор, первый и второй элементы И-НЕ, первый и второй триггеры , S-вход первого триггера соединен с выходом первого элемента И-НЕ, и информационный D-вход второго D-триггера соединен с первым входом второго элемента И-НЕ и с пр мым выходом первого триггера, отличающийс  тем, что, с целью повышени  быстродействи  и расширени  функциональных;возможностей путем регулировани  количества и длительности импульсов в пачке и улучшени  эксплуатационных характеристик, в него введены третий, четвертый и п тый элементы И-НЕ, светоизлучающий элемент, элемент задержки, первый и второй блоки задержки, причем первый вход третьего элемента И-НЕ соединен с входом первого блока задержки и тактовой шиной, а его второй вход соединен с выходом четвертого элемента И-НЕ, с R-входами первого и второго триггеров, с установочными входами первого и второго блоков задержки и через элемент задержки - с вторым входом первого элемента И-НЕ, выход первого блока задержки соединен с вторым входом второго элемента И-НЕ, выход fcoTopoI го подключен к выходной шине и соединен через,второй блок задержки со (Л счетным входом второго D-триггера, инверсный вькод которого соединен с третьим входом второго элемента И-НЕ и.с первым входом п того элемен та И-НЕ, второй вход которого подключен к D-входу второго D-триггера, а выход подключен через резистор к 00 00 00 шине питани , через переход анод-катод светоизлучающего элемента к общей шине источника питанш и подключен О) к первому входу четвертого элемента СП И-НЕ, второй вход которого соединен с шиной Пуск.

Description

I1 Изобретение относитс  к импульсной технике и может быть использова но в радиотехнических устройствах, устройствах автоматики и вычислител ной техники. Цель изобретени  - повьппение быстродействи  и расширение функциональных возможностей путем регулировани  количества и длительности импульсов в пачке и улучшени  эксплу атационных характеристик. На- фиг. 1 приведена электрическа  блок-схема устройства; на фиг. 2 одна из возможных реализаций блока задержки. Генератор одиночных пачек импульсов содержит шину 1 тактовых импульсов , резистор 2, первый и второй эле менты 3, 4 И-НЕ, первьй и второй триггеры 5, 6, S-вход первого триггера 5 соединен с выходом первого элемента 3 И-НЕ, а информационный D-вход второго D-триггера 6 соединен с первым входом второго элемента 4 И-НЕ и с пр мым выходом первого триггера 5, третий, четвертый и п тый элементы 7, 8, 9 И-НЕ, светоизлу чающий элемент 10, элемент 11 задерж ки и первый и второй блоки 12, 13 задержки, причем первый вход третьего элемента 7 И-НЕ соединен с входом первого блока 12 задержки и тактовой шиной 1, а его второй вход соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с выходом четвертого элемента И-НЕ, с R-входами первого и второго тригге ров 5 и 6, с установочными входами первого и второго блоков 12 и 13 задержки, управл ющие шины которьпс соединены соответственно с входными шинами 14 и 15, и через элемент 11 задержки - с вторым входом первого элемента 3 И-НЕ, выход первого блока 12 задержки соединен с вторым входом второго элемента И-НЕ, выход которого подключен к выходной шине 16 и соединен через второй блок 13 задержки со счетным входом второго D-триггера 6, инверсный выход-которо го соединен с третьим входом второго элемента 4 И-НЕ и с первым входом п того элемента 9 И-НЕ, второй вход которого подключен к D-входу второго В-триггера 6, а выход подключен через резистор 2 к шине 17 питани , через переход анод-катод светоизлуча ющего диода 10 к общей шине 15 источ 5 ника питани  и подключен к первому входу четвертого элемента 8 И-НЕ, второй вход которого соединен с шиной 18 Пуск. Блок 12 задержки может содержать (фиг. 2) дешифратор 19, счетчик 20, реализованный на триггерах, и элемент 21 ШМ. Блок 13. задержки может быть выполнен так же как блок задержки 12, но с входнь1м и выходным инверторами. Устройство работает следующим образом. В исходное состо ние устройство устанавливаетс  тактовыми импульсами . Пусковые импульсы на шине 18 Пуск отсутствуют (на пусковой шине высокий потенциал). В исходном состо нии на единичном выходе первого триггера 5 - низкий уровень, что запрещает прохождение тактовых импульсов с блока 12 задержки на элемент 4 И-НЕ. Кроме того, все блоки 12, 13 задержки, триггеры 5, 6, элементы 7, 3 И-НЕ через элемент 11 задержки удерживаютс  низким уровнем напр жений, поступающим с выхода элемента 8 И-НЕ. На шине 18 Пуск и на выходе элемента 9 И-НЕ высокий уровень. Это состо ние  вл етс  исходным. Светоизлучающий элемент 10 при этом фиксирует это состо ние свечением. Состо ние сигналов на шинах 1, 15 и 14 безразлично. Работа устройства осуществл етс  низким уровнем на шине 18 Пуск. Этот уровень обеспечивает высокий уровень на выходе элемента 8 И-НЕ и разрешение на работу блоков 12, 13 задержки. Предварительно устанавливаетс  сигнал на шинах 14 и 15, обеспечиваюш;ий необходимое состо ние блоков 12 и 13 задержки в процессе работы генератора. Высокий уровень сигнала на выходе элемента 8 И-НЕ и низкий уровень сигнала на тактовой шине 1 опрокидывают триггер 5 по единичному входу низким уровнем сигнала (логический ноль) и блокируют последующие запуски триггера 5 низким уровнем сигнала на нулевом выходе триггера 5, поступающем на третий вход элемента 3 И-НЕ. Единичный выход триггера разрешает прохождение тактовых имп льсов через блок 12 задержки и элемент 4 И-НЕ. Блок 12 задержки формирует
необходимую длительность выходного импульса на шине 16. При отсутствии задержки на блоке 12 задержки на выходе устройства - шине 16 по вл етс  первый тактовый импульс, что обеспечивает,более высокое быстродействие в отличие от прототипа, либо по вл етс  второй тактовый импульсу в случае совмещени  во времени сигналов на шине 18 Пуск - низ кий уровень и тактового на шине 1 высокий уровень. При этом сохран етс  длительность импульсов на шине 16, кратных либо длительности, либо периоду тактовой частоты.
Блок 12 задержки формирует сигна переменной длительности. Выходной, сигнал на шине 16 задним фронтом запускает блок 13 задержки, который осуществл ет опрокидывание второго триггера 6 по счетному входу. При этом блокируетс  второй вход элемента .4 И-НЕ и запрещаетс  прохождение последующих тактовых импульсов или импульсов, сформированных блоком 12 задержки. При формировании импульсов комбинации сигналов на выходе триггеров 5 и 6 обеспечивают низкий уровень сигнала на выходе элемента 9 И-FIE. Этот уровень блокирует любые изменени , которые могут возникнуть на шине Пуск, что обеспечивает большую стабильность генератора дл  больших длительностей тактовых импульсов, так как исключает порезку импульса при окончании сигнала Пуск до прек ращени  процесса формировани  импульса или пачки.
Низкий уровень на выходе элемента 9 И-НЕ также выключает светоизлучаюший элемент на врем  формировани  сигнала, тем самым улучшаютс  информационные возможности устройства , поскольку имеетс  информаци  о процессе формировани  импульсов, т.е. можно определить момент подачи последующих команд Пуск. По окончании работы устройство по формирова нию выходного сигнала, на единичном выходе первого триггера 5 - высокий уровень, а на нулевом выходе второго триггера 6 - низкий, так как триггер 6 переключилс  по управл ющему счетному входу. Это приводит к по влению высокого уровн  на выходе элемента 9 И-НЕ. При наличии на шине Пуск высокого уровн  устройство устанавливаетс  в исходное состо ние низким уровнем на выходе элемента 8 И-НЕ (ноль на всех установочных входах устройств задержек триггеров и на вторых входах элементов 7,,3 И-НЕ), что запрещает дальнейшую работу устройства до по влени  сигнала на шине Пуск (низкого уровн ). Элемент 11 задержки устран ет эффект гонок, св занный с разностью прихода сигналов с выхода элемента 8 И-НЕ на первый и второй входы элемента 3 И-НЕ. При использовании элемента 7 И-НЕ более высокого быстродействи  (другой тип микросхем), чем элемента 3 И-НЕ, элемент задержки не требуетс .
Дл  получени  одиничных импульсов с длительностью , Т, 2Т, ..., (N-1)T, где Т - период следовани , N - полна  емкость счетчика блока 12 задержки, - длительность тактовых импульсов, надо установить на управл ющих шинах 14 блоков 12 за- держки соответствующие кодовые комбинации , а на управл ющих щинах 15 блока 13 задержки кодовые комбинации соответствующие количеству импульсов в пачке.
Если при включении питани  устройство не находитс  в исходном / состо нии, то на выходе элемента 8И-НЕ будет высокий уровень. При отсутствии задержек на устройствах задержек первьй тактовый импульс задним фронтом переключает триггеры 6, т.е. создаетс  ситуаци , аналогична  работе устройства от сигнала Пуск, но в сокращенном цикле.
Запуск устройства по шине Пуск и управление блоками 12, 13 задержек по шинам 15, 14 может осуществл тьс  от любого устройства управлени .
В случае запуска устройства от кнопки дл  сохранени  необходимых длительностей импульсов об зательно надо исключить и дребезг контактов кнопки.
Следовательно, за счет новых отличительных признаков повьщгаетс  быстродействие устройства., поскольку формирование выходного импульса осуществл етс  не вторым, либо третьим тактовым импульсом, как в прототипе, а первым либо вторым (при совпадении сигнала Пуск с тактовым импульсом) соответственно, так как запуск устройства идет не по заднему фронту
первого импульса, а по команде Пуск котора  может прийти ранее первого тактового импульса.
Функциональные возможности предлагаемого устройства шире, чем у прототипа , поскольку оно формирует не
только одиночный тактовый импульс, но и регулирует количество импульсов от 1 до N (т.е. формирует пачку) и 5 дл.ительность выходных импульсов, синхронизируемых тактовой частотой, с сохранением одинаковой длительности всех импульсов в пачке.
и&1Л.

Claims (1)

  1. ГЕНЕРАТОР ОДИНОЧНЫХ ПАЧЕК ИМПУЛЬСОВ, содержащий шину тактовых импульсов, резистор, первый и второй элементы И-НЕ, первый и второй триггеры, S-вход первого триггера соединен с выходом первого элемента И-НЕ, и информационный D-вход второго D-триггера соединен с первым входом второго элемента И-НЕ и с прямым выходом первого триггера, отличающийся тем, что, с целью повышения быстродействия и расширения функциональных:возможностей путем регулирования количества и длительности импульсов в пачке и улучшения эксплуатационных характеристик, в него введены третий, четвертый и пятый элементы И-НЕ, светоизлуча- ющий элемент, элемент задержки, первый и второй блоки задержки, причем первый вход третьего элемента И-НЕ соединен с входом первого блока задержки и тактовой шиной, а его второй вход соединен с выходом четвертого элемента И-НЕ, с R-входами первого и второго триггеров, с установочными входами первого и второго блоков задержки и через элемент задержки - с вторым входом первого элемента И-НЕ, выход первого блока 'задержки соединен с вторым входом второго элемента И-НЕ, выход которого подключен к выходной шине и сое- <g динен через, второй блок задержки со счетным входом второго D-триггера, инверсный выход которого соединен с третьим входом второго элемента И-НЕ и. с первым1 входом пятого элемен та И-НЕ, второй вход которого подключен к D-входу второго D-триггера, а выход подключен через резистор к шине питания, через переход анод-катод светоизлучающего элемента к общей шине источника питани^ и подключен к первому входу четвертого элемента И-НЕ, второй вход которого соединен с шиной Пуск.
    SU „1188865
SU843684151A 1984-01-03 1984-01-03 Генератор одиночных пачек импульсов SU1188865A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843684151A SU1188865A1 (ru) 1984-01-03 1984-01-03 Генератор одиночных пачек импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843684151A SU1188865A1 (ru) 1984-01-03 1984-01-03 Генератор одиночных пачек импульсов

Publications (1)

Publication Number Publication Date
SU1188865A1 true SU1188865A1 (ru) 1985-10-30

Family

ID=21097298

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843684151A SU1188865A1 (ru) 1984-01-03 1984-01-03 Генератор одиночных пачек импульсов

Country Status (1)

Country Link
SU (1) SU1188865A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 400012, кл. Н 03 К 3/64, 1973 Авторское свидетельство СССР 743178, кл. Н 03 К 5/00, 1980. *

Similar Documents

Publication Publication Date Title
EP0254406A2 (en) Switching circuit for clock signals
US5117443A (en) Method and apparatus for operating at fractional speeds in synchronous systems
CA1062343A (en) Frequency correction arrangement
SU1188865A1 (ru) Генератор одиночных пачек импульсов
US3504200A (en) Synchronizing circuit
EP0249128A2 (en) TTL technology digital timing unit
JP2000134070A (ja) ノイズ除去回路
USRE31551E (en) Digital delay generator
US5944835A (en) Method and programmable device for generating variable width pulses
EP1618660B1 (en) Enabling method to prevent glitches in waveform
SU1064446A1 (ru) Селектор широтно-импульсных сигналов
SU1019340A1 (ru) Управл емый генератор развертки
SU1137456A1 (ru) Настраиваемый функциональный модуль
US4164712A (en) Continuous counting system
SU1338047A1 (ru) Устройство дл установки логических элементов в исходное состо ние
SU815887A1 (ru) Устройство дл контрол последова-ТЕльНОСТи иМпульСОВ
SU1660231A1 (ru) Дублированна система с задержкой
SU1277362A1 (ru) Генератор псевдослучайной последовательности импульсов
SU1190491A1 (ru) Формирователь одиночного импульса
KR890007402Y1 (ko) 반 듀티 사이클(Half Duty Cycle)을 갖는 카운터 회로
JPS6228823A (ja) 信号切換回路
SU1050102A1 (ru) Формирователь импульсов
SU1200401A1 (ru) Устройство дл временного разделени импульсных сигналов
SU1085003A1 (ru) Формирователь сигнала опорной частоты
SU1539979A1 (ru) Устройство дл задержки и формировани импульсов