SU1188743A1

SU1188743A1 - Device for simulating checked object

Info

Publication number: SU1188743A1
Application number: SU843743071A
Authority: SU
Inventors: Валентин Павлович Улитенко; Сергей Николаевич Ткаченко; Григорий Николаевич Тимонькин; Вячеслав Сергеевич Харченко; Борис Олегович Сперанский; Виктор Павлович Агеенко
Original assignee: Предприятие П/Я Г-4651
Priority date: 1984-05-21
Filing date: 1984-05-21
Publication date: 1985-10-30

Abstract

УСТРОЙСТВО ДЛЯ ИМИТАЦИИ ОБЪЕКТА КОНТРОЛЯ, содержащее блок пам ти микрокоманд, регистр адреса, регистр микрокоманд, первый регистр выбора канала, регистр логических условий, первый и второй счетчики, мультиплексор выходной информации, мультиплексор адреса, первый и второй элементы И, причем группа выходов регистра логических условий соединена с первой группой, информационных входов мультиплексора адреса, группа выходов которого соединена с первой группой информационных входов регистра адреса, выходы регистра адреса соединены с группой адресных входов блока пам ти микрокоманд, информационные входы которого соединены с группой информационных входов регистра микрокоманд, группы выходов немодифицируемых разр дов адреса очередной микрокоманды , управлени мультиплексором адреса , управлени мультиплексором выходной информации, выходного кода регистра микрокоманд соединены соответственно с второй группой информационных входов регистра адреса, второй группой информационных входов мультиплексора адреса, группой управл ющих входов мультиплексора адреса, группой управл ющих входов мультиплексора выходной информации, группой информационных входов мультиплексора выходной информации, перва группа выходов которого вл етс группой выходов имитируемого объекта устройства, выход конца режима регистра микрокоманд соединен с управл ющим входом мультиплексора адреса, выходы конца режима и выход конца программы регистра микрокоманд соединены соответственно с первым и вторым выходами группы выходов условий имитируемых устройств, группа входов устройства и группа входов задани режима устройства соединены соответственно с третьей и четвертой группами информационных входов мультиплексора адреса, первый и второй тактовые входы устройства соединены с первыми входами первого и второго элементов И соответственно , отличающеес тем, что, с целью повышени быстродействи , в него введены первый и второй регистры сдвига, второй регистр выбора канала, первый и второй триггеры запроса, первый и второй триггеры повтор (Л ного запроса, мультиплексор входной информации , демультиплексор выходной информации , первый и второй коммутаторы, причем группа выходов первого регистра выбора канала соединена с группой управл ющих входов мультиплексора входной информации, выход которого соединен с информационным входом младшего разр да первого регистра сдвига, группа входов имитации последовательной работы устройства соединена 00 00 с группой информационных входов мультиплексора входной информации, единичный выход первого триггера запроса соединен 4 с входом разрешени счета первого счетчика, оо входом разрешени записи единицы первого триггера повторного запроса и входом разрешени сдвига первого регистра сдвига, группа выходов которого соединена с группой информационных входов регистра логических условий, нулевой выход первого триггера запроса соединен с первым управл ющим входом первого коммутатора, выход которого соединен с входом синхронизации первого регистра выбора каналов, выход переполнени первого счетчика соединен с входом разрешени записи регистра логических условий, вторым управл ющим вхоDEVICE FOR IMITATION OF CONTROL OBJECT, containing microinstructions memory block, address register, microinstructions register, first channel selection register, logical conditions register, first and second counters, output multiplexer, address multiplexer, first and second elements, And, with the output register group of logical conditions are connected to the first group, the information inputs of the address multiplexer, the output group of which is connected to the first group of information inputs of the address register, the outputs of the address register are connected to a group of address inputs of a micro-command memory block whose information inputs are connected to a group of information inputs of a micro-register register, a group of outputs of unmodifiable address bits of a next micro-command, an address multiplexer control, an output multiplexer control, and an output register register of micro-commands of the second address information input the second group of information inputs of the multiplexer address, a group of control inputs of the multiplexer address , a group of control inputs of the output multiplexer, a group of information inputs of the output multiplexer, the first group of outputs of which is a group of outputs of the simulated device object, the output of the end of the microcommand register mode is connected to the control input of the multiplexer of the register of microcommands connected, respectively, to the first and second outputs of a group of outputs of conditions of simulated devices, a group of device inputs and a group of inputs for setting p the device is connected to the third and fourth groups of information inputs of the address multiplexer, the first and second clock inputs of the device are connected to the first inputs of the first and second And elements, respectively, characterized in that, in order to improve speed, the first and second shift registers are entered into it, the second channel selection register, the first and second triggers of the request, the first and second triggers of the replay (the first request, the multiplexer of input information, the demultiplexer of the output information, the first and second switches, where the group of outputs of the first channel selection register is connected to the group of control inputs of the multiplexer input information, the output of which is connected to the information input of the lower digit of the first shift register, the group of simulation inputs of the serial operation of the device is connected 00 00 to the group of information inputs of the multiplexer input information, the unit output of the first request trigger is connected 4 to the counting input input of the first counter, oo the write enable input of the unit of the first trigger repeat The first request and the shift enable input of the first shift register, the output group of which is connected to the group of information inputs of the logical conditions register, the zero output of the first request trigger is connected to the first control input of the first switch, the output of which is connected to the synchronization input of the first channel selection register, the overflow output the counter is connected to the write enable input of the register of logical conditions, the second control input

Description

дом первого коммутатора, выходом сброса первого триггера запроса, входом разрешени сброса первого счетчика и входом разрешени установки в нуль первого триггера повторного запроса, единичный выход которого соединен с третьим управл юш,им входом первого коммутатора, а нулевой выход соединен с вторыми входами первого и второго элементов И, входом разрешени сброса первого триггера запроса и четвертым управл ющим входом первого коммутатора, перва и втора группы выходов выбора канала регистра микрокоманд соединены с группами информационных входов первого и второго регистров выбора каналов соответственно, первый и второй выходы имитации ошибки регистра микрокоманд вл ютс соответственно первым и вторым выходами имитируемой ошибки устройства, первый выход требовани имитации регистра микрокоманд соединен с единичными входами первого триггера запроса и первого триггера повторного запроса и первыми информационными входами первого коммутатора, второй выход требовани имитации регистра микрокоманд соединен с единичными входами второго триггера запроса и второго триггера повторного запроса и первым информационным входом второго коммутатора, группа выходов второго регистра выбора каналов соединена с группой управл ющих входов демультиплексора выходной информации, группа выходов которого вл етс группой выходов . последовательного кода устройства, выход второго коммутатора соединен с входом синхронизации второго регистра выбора каналов и входом синхронизации записи второго регистра сдвига, выход младшего разр да которого соединен с информационным входом демультиплексора выходной информации, нулевой выход второго триггераthe house of the first switch, the reset output of the first request trigger, the reset input of the first counter, and the enable input for setting the first repeat request trigger to zero, the unit output of which is connected to the third control, its input of the first switch, and the zero output connected to the second inputs of the first and second And elements, the reset input of the first request trigger and the fourth control input of the first switch, the first and second groups of the micro-command register selection channel outputs are connected to the information groups The first and second outputs of the micro-register error imitation are the first and second outputs of the simulated device error, the first output of the micro-register imitation request is connected to the single inputs of the first request trigger and the first repeat request trigger and the first information the inputs of the first switch, the second output of the imitation register of micro-instructions is connected to the single inputs of the second request trigger and the second th re-request trigger information and the first input of the second switch group of the second channel selection register outputs is connected with the group of control inputs of the demultiplexer output data, the group of outputs which is a group of outputs. the serial code of the device, the output of the second switch is connected to the synchronization input of the second channel selection register and the synchronization input of the second shift register, the output of the lower bit of which is connected to the information input of the output information demultiplexer, the second output of the second trigger

запроса соединен с первым управл ющим входом второго коммутатора, единичный выход второго триггера запроса соединен с входами разрешени сдвига второго регистра сдвига, разрешени счета второго счетчика и разрешени записи единицы второго триггера повторного запроса, единичный выход которого соединен с вторым управл ющим входом второго коммутатора, нулевой выход второго триггера запроса соединен с третьими входами первого и второго элементов И, третьим управл ющим входом второго коммутатора и входом разрешени установки в нуль второго триггера запроса, выход переполнени второго счетчика соединен с нулевым входом первого триггера запроса , входом разрешени установки в нуль второго триггера повторного запроса, входом разрешени сброса второго счетчика и четвертым управл ющим входом второго коммутатора , втора группа выходов мультиплексора выходной информации соединена с группой информационных входов второго регистра сдвига, вход старшего разр да которого соединен с шиной нулевого потенциала, вход первого разр да группы синхровходов устройства соединен с синхровходом первого регистра сдвига, счетными входами первого и второго счетчиков и входом синхронизации сдвига второго регистра сдвига, вход второго разр да группы синхровходов устройства соединен с вторыми информационными входами первого и второго коммутаторов, входами синхронизации установки в нуль первого и второго триггеров запроса, входом синхронизации регистра логических условий, вход третьего разр да группы синхровходов устройства соединен с входами сброса первого и второго счетчиков и нулевыми входами первого и второго триггеров повторного запроса .the request is connected to the first control input of the second switch; the single output of the second request trigger is connected to the shift enable inputs of the second shift register, the second counter count enable, and the write resolution of the second second request trigger trigger, the single output of which is connected to the second control input of the second switch, zero the output of the second request trigger is connected to the third inputs of the first and second AND elements, the third control input of the second switch, and the installation enable input to zero second request trigger, the overflow output of the second counter is connected to the zero input of the first request trigger, the enable input of setting the second second request trigger to zero, the reset input of the second counter and the fourth control input of the second switch, connected to the group of information inputs the second shift register, the input of the higher bit of which is connected to the zero potential bus, the input of the first discharge of the group of synchronous inputs of the device En with the sync input of the first shift register, the counting inputs of the first and second counters and the synchronization input of the shift of the second shift register, the input of the second bit of the device sync input group is connected to the second information inputs of the first and second switches, the synchronization inputs of setting the first and second triggers of the request, input synchronization of the register of logical conditions, the input of the third bit of the group of synchronous inputs of the device is connected to the reset inputs of the first and second counters and zero inputs of the first and volts ory triggers re-request.

1one

Изобретение относитс к вычислительной и контрольно-измерительной технике и может быть использовано дл имитации объекта контрол и управлени в автоматизированных системах дл контрол бортовых вычислительных и управл ющих комплексов летательных аппаратов (ЛА).The invention relates to computational and instrumentation technology and can be used to simulate an object of control and management in automated systems for the control of onboard computational and control systems of aircraft.

Цель изобретени - повышение быстродействи устройства.The purpose of the invention is to increase the speed of the device.

На фиг. 1 приведена функциональна схема устройства; на фиг. 2 - граф переходов состо ний устройства; на фиг. 3 - временна диаграмма тактовых импульсов.FIG. 1 shows a functional diagram of the device; in fig. 2 is a transition graph of the device; in fig. 3 is a timing diagram of clock pulses.

Устройство содержит блок 1 пам ти мик . рокоманд, регистры адреса 2 и микрокоманд 3, первый регистр 4 выбора каналов, первый регистр 5 сдвига, регистр 6 логических условий, второй регистр 7 выбора каналов , второй регистр 8 сдвига, первый 9 и второй 10 счетчики, первые триггеры запроса 11 и повторного запроса 12, вторые триггеры запроса 13 и повторного запроса 14, мультиплексор 15 входной информации, мультиплексор 16 адреса, демультиплексор 17 выходной информации, мультиплексор 18The device contains a block of 1 memory mic. rokomand, address registers 2 and microinstructions 3, first channel selection register 4, first shift register 5, logical conditions register 6, second channel selection register 7, second shift register 8, first 9 and second 10 counters, first request 11 triggers and repeated request 12, second triggers of interrogation 13 and re-interrogation 14, input information multiplexer 15, address multiplexer 16, output information demultiplexer 17, multiplexer 18

выходной информации, первый коммутатор 19, первый 20 и второй 21 элементы И, второй коммутатор 22, группу входов 23(24) параллельного последовательного кода, группу входов 25 кода режима, группу входов 26output information, the first switch 19, the first 20 and the second 21 elements And, the second switch 22, a group of inputs 23 (24) parallel serial code, a group of inputs 25 mode code, a group of inputs 26

синхронизации, группу выходов 27 условий, группу выходов 28 (29) последовательного (параллельного) кода устройства, группу выходов 30 немодифицируемых разр дов адреса очередной микрокоманды, выход 31 конца режима, первый 32.1 и второй 32.2 выходы ошибки, выход 33 конца программы, вторую 34 группу выходов выбора канала, второй выход 35 запроса, группу выходов 36 управлени мультиплексором 18, группу выходов 37 выходного кода, первый выход 38 запроса, первую группу выходов 39 выбора канала, группу выходов 40 модифицируемых разр дов адреса, группу выходов 41 управлени мультиплексором 16 адреса, выход 42 переполнени счетчика 9, группу выходов 43 регистра 6, вторую группу выходов 44 мультиплексора 18 и выход 45 переполнени счетчика 10. Группа выходов 43 регистра б логических условий соединена с первой группой информационных входов 43 мультиплексора 16 адреса, группа выходов которого соединена с первой группой DZ информационных входов регистра 2 адреса. Выходы регистра 2 адреса соединены с группой входов блока 1 пам ти микрокоманд, выходы которого соединены с группой информационных входов регистра 3 микрокоманд. Группы выходов немодифицируемых разр дов адреса очередной микрокоманды 30, модифицируемых разр дов адреса очередной микрокоманды 40, управлени мультиплексором адреса 41, управлени мультиплексором 36 и выходного кода 37 соединены соответственно с второй группой информационных входов DI регистра 2 адреса, второй группой информационных входов 40 мультиплексора 16 адреса, группой управл ющих входов 41 мультиплексора 16 адреса, группой управл ющих входов 36 мультиплексора 18, группой информационных входов 37 мультиплексора 18, перва группа выходов 29 которого вл етс группой выходов 29 параллельного кода устройства. Выход 31 конца режима регистра 3 микрокоманд соединен с управл ющим входом 31 мультиплексора 16 адреса и вл етс выходом 31 первого разр да группы выходов 27 условий устройства, выход 33 второго разр да которой вл етс выходом 33 конца программы регистра 3 микрокоманд. Группа входов 23 параллельного кода устройства и группа входов 25 кода режима устройства соединены соответственно с входами третьей 23 и четвертой 25 групп информационных входов мультиплексора 16 адреса. Входы первого 26.1 и второго 26.2 разр дов группы синхровходов 26 устройства соединены с первыми входами первого 20 и второго 21 элементов И соответственно . Группа выходов первого регистра 4 выбора канала соединена с группой управл ющих входов мультиплексора 15, выход, которого соединен с информационным входом Е младщего разр да первого регистра 5 сдвига. Группа входов 24 последовательногоsynchronization, a group of outputs 27 conditions, a group of outputs 28 (29) of a serial (parallel) device code, a group of outputs 30 unmodifiable bits of the address of the next microcommand, output 31 of the end of the mode, the first 32.1 and second 32.2 outputs of the error, output 33 of the end of the program, the second 34 group of channel selection outputs, second request output 35, group of outputs 36 of control of multiplexer 18, output code group 37, first request output 38, first channel selection output group 39, group of outputs 40 of modified address bits, control group 41 by the multiplexer 16 address, the output 42 of the overflow of the counter 9, the group of outputs 43 of the register 6, the second group of outputs 44 of the multiplexer 18 and the output 45 of the overflow of the counter 10. The group of outputs 43 of the register of logical conditions b is connected to the first group of information inputs 43 of the multiplexer 16 of the address, the group of outputs which is connected to the first group of DZ information inputs of the register 2 addresses. The outputs of the register 2 of the address are connected to the group of inputs of the block 1 of the microinstructions memory, the outputs of which are connected to the group of information inputs of the register of the 3 microcommands. The output groups of the unmodifiable address bits of the next microcommand 30, the modified address bits of the next microcommand 40, the control of the multiplexer of address 41, the control of multiplexer 36 and the output code 37 are connected respectively to the second group of information inputs DI of the address 2, the second group of information inputs 40 of the multiplexer 16 address , the group of control inputs 41 of the address multiplexer 16, the group of control inputs 36 of the multiplexer 18, the group of information inputs 37 of the multiplexer 18, the first group of outputs rows 29, which is a group of the parallel outputs 29 device code. The output 31 of the end of the micro-command register mode 3 is connected to the control input 31 of the address multiplexer 16 and is the output 31 of the first bit of the device condition output 27, the output of the second bit 33 of which is the output 33 of the end of the micro-register 3 program. The group of inputs 23 of the parallel device code and the group of inputs 25 of the device mode code are connected respectively to the inputs of the third 23 and fourth 25 groups of information inputs of the multiplexer 16 address. The inputs of the first 26.1 and second 26.2 bits of a group of device sync inputs 26 are connected to the first inputs of the first 20 and second 21 And elements, respectively. The group of outputs of the first register 4 channel selection is connected to the group of control inputs of the multiplexer 15, the output of which is connected to the information input E of the lower bit of the first register 5 of the shift. Group of inputs 24 consecutive

кода устройства соединена с группой информационных входов 24 мультиплексора 15 входов. Единичный выход первого триггера 11 запроса соединен с входом разрещени счета первого счетчика 9, входом V разрешени записи единицы первого триггера 12 повторного запроса и входом V разрешени сдвига первого регистра 5 сдвига, группа выходов которого соединена с группой информационных входов D регистра 6 логических условий. Нулевой выход первого триггера 11 запроса соединен с первым управл ющим входом первого коммутатора 19, выход которого соединен с входом С синхронизации первого регистра 4 выбора каналов . Вы.ход 42 переполнени первого счетчика 9 соединен с входом V разрешени записи регистра 6 логических условий, вторы .у; управл ющим входом первого коммутатора 19, входом R сброса первого триггера 1 i запроса, входом VI разрешени сброса перг.ого с .етчика 9 и входом VI разрешени ус:т:;)пнки в нуль первого триггера 12 првторкого запроса, единичный вЫход которого соединен с третьим управл ющи.м входом первого коммутатора 19, а нулевой выход - с вторыми входами первого 20 и второго 21The device code is connected to the group of information inputs 24 of the multiplexer 15 inputs. The unit output of the first request trigger 11 is connected to the input resolution count of the first counter 9, the input V of the write record of the unit of the first trigger 12 repeated request and the input V of the offset resolution of the first shift register 5, the output group of which is connected to the group of information inputs D of the logical conditions register 6. The zero output of the first request trigger 11 is connected to the first control input of the first switch 19, the output of which is connected to the synchronization input C of the first channel selection register 4. The overflow output 42 of the first counter 9 is connected to the input V of the write resolution of the register 6 logical conditions, sec. Y; the control input of the first switch 19, the input R of resetting the first trigger 1 i of the request, the input VI of permitting reset of the perg.thick from the detector 9 and the input VI of the resolution us: t:;) pnukh zero the first trigger 12 of the second request, the single output of which is connected with the third control m input of the first switch 19, and the zero output with the second inputs of the first 20 and second 21

5 элементов И. входом разрешени сброса первого триггера 11 запроса и четвертым управл ющим входом первого коммутатора 19. Перва 39 и втора 34 группы выходов выбора каналов регистра 3 микрокоманд соединены с группами информационных5 elements I. the reset input of the first trigger 11 of the request and the fourth control input of the first switch 19. The first 39 and second 34 groups of outputs of the selection of the channels of the register of 3 microcommands are connected to the groups of information

0 входов первого 4 и второго 7 регистров выбора каналов соответственно. Первый 32.1 и агорой 32.2 выходы ошибки регистра 3 микрокоман.,а. вл ютс выходами соответственно третьего 32.1 и четвертого 32.2 разр дов группы выходов 27 условий устройства. Первый 38 (второй 35) выход запроса регистра 3 микрокоманд соединен с единичным ; входами первого 12 (второго 14) триггера повторного запроса и первого 11 (второго 13) триггера запроса, а также с первым0 inputs of the first 4 and second 7 channel selection registers, respectively. The first 32.1 and Agora 32.2 outputs error registers 3 microcoman., A. are the outputs of the third 32.1 and the fourth 32.2 bits of the output group 27 of the device conditions, respectively. The first 38 (second 35) output of the register request of 3 micro-instructions is connected to a single; inputs of the first 12 (second 14) trigger of the second request and the first 11 (second 13) trigger of the request, as well as with the first

0 информационным входом первого 19 (второго 22) коммутатора. Группа выходов второго регистра 7 выбора каналов соединена с группой управл ющих в.ходов демультиплексора 17, группа выходов 28 которого вл етс группой выходов 28 последовательного кода0 information input of the first 19 (second 22) switch. A group of outputs of the second register 7 of channel selection is connected to a group of control inputs of the demultiplexer 17, the group of outputs 28 of which is a group of outputs 28 of a sequential code

5 устройства. Выход второго коммутатора 22 соединен с входом С синхронизации второго регистра 7 выбора каналов и входом С1 синхронизации записи второго регистра 8 сдвига, выход младшего разр да которого соединен с информационным входом демультиплексора 17. Нулевой выход второго триггера 13 запроса соединен с первым управл ющим входом второго коммутатора 22, единичный выход второго триггера 13 запроса соединен с входами разрешени сдвига5 devices. The output of the second switch 22 is connected to the synchronization input C of the second channel selection register 7 and the synchronization input C1 of the second shift register 8, the low-level output of which is connected to the information input of the demultiplexer 17. The zero output of the second request trigger 13 is connected to the first control input of the second switch 22, the single output of the second request trigger 13 is connected to the shift enable inputs.

5 V2 второго регистра 8 сдвига, разрешени счета V второго счетчика 10 и разрешени записи единицы V второго триггера J4 поSToporo запроса, единичный выход которого соединен с вторым управл ющим входом второго коммутатора 22. Нулевой выход второго триггера 14 повторного запроса соединен с третьими входами первого 20 и второго 21 элементов И, третьим управл ющим входом второго коммутатора 22 и входом разрешени установки в нуль второго триггера 13 запроса. Выход 45 переполнени второго счетчика 10 соединен с нулевым входом первого триггера 13 запроса, входом разрешени установки в нуль второго триггера 14 повторного запроса, входом разрешени сброса второго счетчика 10 и четвертым управл юш,им входом второго коммутатор 22. Втора группа выходов 44 мультиплексора 18 выходов соединена с группой информационных входов второго регистра 8 сдвига, вход Е2 старшего разр да которого соединен с нулевым полюсом источника питани . Вход 26.1 первого разр да группы синхровходов 26 устройства соединен с синхровходом С первого регистра 5 сдвига, счетными входами (-f 1) первого 9 и второго 10 счетчиков и входом С2 синхронизации сдвига второго регистра 8 сдвига. Вход 26.2 второго разр да группы синхровходов 26 устройства соединен с вторыми информационными входами первого 19 и второго 22 коммутаторов, входами С1 синхронизации установки в нуль первого 11 и второго 13 триггеров запроса и входом С синхронизации регистра 6 логических условий. Вход 26.3 третьего разр да группы синхровходов 26 устройства соединен с входами R1 сброса первого 9 и второго 10 счетчиков и нулевыми входами R первого 12 и второго 14 триггеров повторного запроса. Предлагаемое устройство предназначено дл использовани в качестве имитатора объекта контрол и управлени , например летательного аппарата, в системах проверки бортовых вычислительных машин (БВМ) этих аппаратов. В соответствии с программой функционировани (проверки) БВМ устройство может выдавать сигналы реакций, аналогичные реакци м чувствительных элементов объекта управлени (ЛА) в последовательном и параллельном коде, а также воспринимать сигналы управл юш,их воздействий от БВМ в указанном виде. Кроме того, устройство позвол ет осуществл ть проверку кодов управл ющих сигналов БВМ, которые поступают на него в виде сигналов логических условий ветвлени программы контрол , на допустимость и формировать соответствующий сигнал ошибки в блок управлени системы контрол . В процессе имитации функционировани объекта устройство может осуществл ть в заданные моменты времени выдачу недопустимых значений сигналов датчиков ЛА дл проверки реакции на них контролируемой БВМ. Реакции на недопустимые сигналы анализируютс блоком управлени автоматизированной системы контрол . Управление предлагаемым устройством осуществл етс на основании кодов режимов работы, поступающих от блока управлени системы контрол БВМ, и последовательных и параллельных кодов управл ющих воздействий от контролируемой БВМ. Все эти сигналы воспринимаютс устройством как сигналы логических условий, управл ющие направлением реализации программы имитации . Блок 1 пам ти микропрограмм (фиг. 1) предназначен дл хранени программ имитации функционировани объекта управлени и контрол в различных режимах и может быть выполнен на базе стандартного ПЗУ статического типа. Регистр 2 адреса служит дл хранени адреса очередной микрокоманды программы имитации, который формируетс как композици модифицируемых разр дов, поступающих на его вход с группы выходов 30 регистра 3 микрокоманд, и модифицируемых разр дов, значени которых поступают на входы регистра с выхода мультиплексора 14. Регистр 3 микрокоманд используетс дл хранени текущей микрокоманды программы имитации объекта контрол . Выход 31 регистра 3 предназначен дл подачи сигнала окончани отработки заданного режима имитации функционировани объекта, заданного по коду, поступившему на входы 25 устройства от блока управлени системы контрол БВМ. Сигнал с выхода 31 настраивает мультиплексор 16 на прием очередного кода режима с входов 25 устройства. С выходов 32.1 и 32.2 регистра 3 выдаютс сигналы ошибочного входного воздействи от контролируемой БВМ, поступивщего на вход 23 или 24 устройства. Сигналы заданного некорректного кода состо ни датчиков объекта управлени (ЛА) поступают с выходов 28 или 29 устройства соответственно . Выход 33 регистра 3 предназначен дл выдачи сигнала окончани программы имитации функционировани объекта управлени . Сигналы с выходов 31, 32.1, 32.2 и 33 поступают через группу выходов 27 устройства на соответствующие входы логических условий блока управлени системы контрол БВМ. С группы выходов 34 регистра 3 на D-BXOды регистра 7 выдаетс код выбора соответствующего разр да выхода группы 28 дл выдачи последовательного кода, имитирующего сигналы состо ни датчиков объекта управлени (ЛА). Выход 35 регистра 3 вл етс импульсным и служит дл идентификации требовани преобразовани параллельного кода имитации реакции ЛА с группы выходов 37 регистра 3 в последовательный код, выдаваемый с заданного выхода 26 демультиплексора 17.5 V2 of the second shift register 8, the resolution of the V count of the second counter 10, and the write resolution of the V unit of the second trigger J4 according to the STOPORO request, the unit output of which is connected to the second control input of the second switch 22. The zero output of the second repeat request trigger 14 is connected to the third inputs of the first 20 and the second 21 elements AND, the third control input of the second switch 22, and the enable input of setting the second trigger 13 of the request to zero. The overflow output 45 of the second counter 10 is connected to the zero input of the first request trigger 13, the enable input of setting the second second request trigger 14 to zero, the reset input of the second counter 10, and the fourth control, it uses the input of the second switch 22. Second output group 44 of the output multiplexer 18 connected to a group of information inputs of the second shift register 8, the higher-level input E2 of which is connected to the zero pole of the power source. Input 26.1 of the first bit of the group of synchronous inputs 26 of the device is connected to the synchronous input C of the first shift register 5, the counting inputs (-f 1) of the first 9 and second 10 counters and the shift synchronization input C2 of the second shift register 8. The second bit input 26.2 of the group of synchronous inputs 26 of the device is connected to the second information inputs of the first 19 and second 22 switches, the synchronization inputs C1 of setting the first 11 and second 13 triggers of the query to zero and the input C of the synchronization of the 6 register of logical conditions. Input 26.3 of the third bit of the group of synchronous inputs 26 of the device is connected to the reset inputs R1 of the first 9 and second 10 counters and zero inputs R of the first 12 and second 14 triggers of the second request. The proposed device is intended for use as a simulator of an object to be monitored and controlled, for example an aircraft, in on-board computer testing systems of these devices. In accordance with the BVM operation (check) program, the device can issue reaction signals similar to those of the sensitive elements of the control object (LA) in a sequential and parallel code, as well as perceive control signals, their effects from the BVM in the specified form. In addition, the device allows checking the BVM control signal codes, which are fed to it in the form of logic signals of the branch of the monitoring program, to be valid and generate the corresponding error signal to the control unit of the monitoring system. In the process of simulating the operation of an object, the device may, at specified times, produce invalid values for the signals of the airborne sensors to check the response of the monitored PC to them. The reactions to invalid signals are analyzed by the control unit of the automated control system. The control of the proposed device is carried out on the basis of the operating mode codes from the control unit of the control system of the control room controller and of the serial and parallel codes of control actions from the control room control device. All these signals are perceived by the device as signals of logical conditions that control the direction of implementation of the simulation program. The microprogram memory unit 1 (Fig. 1) is intended for storing programs for simulating the operation of the control and monitoring object in various modes and can be performed on the basis of a standard static type ROM. The address register 2 serves to store the address of the next microcommand of the simulation program, which is formed as a composition of modified bits arriving at its input from a group of outputs 30 of the register of 3 microcommands, and modified bits, the values of which enter the inputs of the register from the output of the multiplexer 14. Register 3 micro-commands are used to store the current micro-command of the control object simulation program. The output 31 of the register 3 is intended to signal the completion of a specified mode of operation of the object specified in the code received at the inputs 25 of the device from the control unit control system BVM. The signal from the output 31 configures the multiplexer 16 to receive the next mode code from the inputs 25 of the device. From outputs 32.1 and 32.2 of register 3, signals of an erroneous input action are output from a monitored PC, which is fed to input 23 or 24 of the device. The signals of the specified incorrect state code of the sensors of the control object (LA) come from the outputs 28 or 29 of the device, respectively. The output 33 of register 3 is intended to output a signal to end the program for simulating the operation of the control object. The signals from the outputs 31, 32.1, 32.2 and 33 are fed through a group of outputs 27 of the device to the corresponding inputs of the logic conditions of the control unit of the control system of the PBM. From the group of outputs 34 of register 3 to D-BXO register 7, a code is selected for selecting the corresponding output bit of group 28 for issuing a serial code imitating the state signals of the control object of the control object. The output 35 of register 3 is pulsed and serves to identify the requirement of converting a parallel code simulating the response of an aircraft from a group of outputs 37 of register 3 to a serial code issued from a given output 26 of the demultiplexer 17.

Группа выходов 36 предназначена дл задани направлени передачи кода с выходов 37 регистра 3 на одну из групп 44 или 29 выходов мультиплексора 18.The group of outputs 36 is designed to set the direction of transmission of the code from the outputs 37 of the register 3 to one of the groups 44 or 29 of the outputs of the multiplexer 18.

Выход 38 регистра 3 вл етс импульсным и выдает сигнал требовани преобразовани последовательного кода управл ющего воздействи БВМ, поступающего на один из входов группы 24, задаваемый кодом с группы выходов 39 регистра 3 и хранимый в регистре 4. в параллельный код, накапливаемый в регистре 5.The output 38 of register 3 is pulsed and generates a signal for converting the sequential code of the control action of an ACM to one of the inputs of group 24, specified by the code from the group of outputs 39 of register 3 and stored in register 4. into a parallel code accumulated in register 5.

Группы выходов 40 и 41 регистра 3 предназначены дл задани значений модифицируемых разр дов адреса очередной команды и управлени мультиплексором 16 соответственно .The output groups 40 and 41 of register 3 are used to set the values of the address bits being modified for the next command and control the multiplexer 16, respectively.

Регистры 5 и 6 используютс дл приема последовательного - выдачи параллельного кодов и приема параллельного - выдачи последовательного кодов соответственно.Registers 5 and 6 are used to receive serial - issuing parallel codes and receiving parallel - issuing serial codes, respectively.

Счетчики 9 и 10 предназначены дл подсчета числа принимаемых и выдаваемых разр дов последовательного кода соответственно .Counters 9 and 10 are designed to count the number of bits received and issued by a sequential code, respectively.

Исходным состо ние счетчиков 9 и 10 вл етс нулевое. Счет импульсов, поступающих на соответствующий вход ( + 1) счетчиков 7 и 8 с входа 26.1 группы тактовых входов 26 устройства, может происходить только при наличии сигнала на входе (V) разрешени .The initial state of the counters 9 and 10 is zero. The counting of pulses arriving at the corresponding input (+ 1) of counters 7 and 8 from the input 26.1 of the group of clock inputs 26 of the device can occur only if there is a signal at the input (V) of resolution.

Триггеры 11 и 13 предназначены дл фиксации состо ни преобразовани входного последовательного кода в параллельный и выходного параллельного кода в последовательный соответственно. Изменение состойний всех триггеров и регистров устройства может происходить только при наличии соответствующих сигналов на V- и С-входах.Triggers 11 and 13 are designed to fix the state of transformation of the input serial code into parallel and output parallel code into serial, respectively. The change in the status of all the triggers and device registers can occur only if there are corresponding signals on the V- and C-inputs.

Триггеры 12 и 14 осуществл ют фиксацию повторного запроса на выполнение преобразований , отличаемых триггерами 11 и 13 соответственно. При поступлении повторного запроса одного из указанных типов (или обоих типов) триггеры 12 или (и) 14 устанавливаютс в единичное состо ние и блокируют через элементы И 20 и 21 поступление тактовых импульсов на соответствующие G-входы регистров 2 и 3.Triggers 12 and 14 fix a repeated request to perform transformations, distinguished by triggers 11 and 13, respectively. Upon receipt of a repeated request of one of the indicated types (or both types), the triggers 12 and (and) 14 are set to one and block through the elements 20 and 21 the arrival of clock pulses at the corresponding G-inputs of registers 2 and 3.

Установка триггера 12 (14) в единичное состо ние при поступлении повторного запроса на преобразование последовательного (параллельного) входного (выходного) кода в параллельный (последовательный) выходной (входной) во врем выполнени устройством указанной операции происходит по заднему фронту импульса на S-входе при наличии разрешающего потенциала на Vвходе с единичного выхода триггера 11 (13).Trigger 12 (14) is set to one when a repeated request is received for converting a serial (parallel) input (output) code into a parallel (serial) output (input) while the device performs the specified operation on the falling edge of the pulse at the S input the presence of the resolving potential at the V input from a single trigger output 11 (13).

Регистр 6 предназначен дл подачи на входы 43 мультиплексора 16 сформированного в регистре 5 сдвига параллельного кода.Register 6 is designed to be fed to the inputs 43 of a multiplexer 16 formed in parallel shift code register 5.

Запись в регистр 6 происходит при наличии разрешающего сигнала с выхода 42 переполнени счетчика 7 по второму тактовому импульсу с входа 26.2 устройства. 5 Элемент И 20 (21) используетс дл подачи каждого первого (второго) тактового импульса с входа 26.1 (26.2) группы входов 26 устройства при наличии разрейдающих сигналов с нулевых выходов триггеров 12 и 14.Writing to register 6 takes place in the presence of an enable signal from the output 42 of the overflow of the counter 7 on the second clock pulse from the input 26.2 of the device. 5 Element And 20 (21) is used to supply each of the first (second) clock pulse from input 26.1 (26.2) of a group of device inputs 26 in the presence of negative signals from zero outputs of flip-flops 12 and 14.

На группу входов 23 (24) поступают сигналы управл ющих воздействий от контролируемой БВМ в виде параллельного (последовательного) кода.The group of inputs 23 (24) receives signals of control actions from the controlled BVM in the form of a parallel (serial) code.

Группа входов 25 предназначена дл подачи на одноименный вход мультиплексо5 ра 16 кода задани режима имитации функционировани объекта управлени (ЛА).The group of inputs 25 is designed to feed to the same input of multiplexer 16 a code specifying the simulation mode of operation of the control object (LA).

Группа тактовых входов 26 предназначена дл подачи на эле.менты и узлы устройства последовательности сдвинутых друг относительно друга тактовых импульсов 0 в соответствии с временной диаграммой на фиг. 3.The group of clock inputs 26 is intended for supply to the cells and device units of a sequence of clock pulses 0 shifted relative to each other in accordance with the timing diagram in FIG. 3

Устройство включаетс в работу с началом подачи тактовых импульсов на входы 26. В случае прекращени подачи тактовых импульсов на входы 26 устройство прекращает функционирование.The device is put into operation with the commencement of the supply of clock pulses to the inputs 26. In the event that the clock pulses are terminated at the inputs 26, the device stops functioning.

С группы выходов 28 (29) выдел ютс сигналы последовательного (параллельного) выходного кода, имитирующие сигналы датQ чиков объекта управлени (ЛА).From the group of outputs 28 (29), signals of a serial (parallel) output code are imitated, imitating the signals of sensors of the control object (LA).

Коммутаторы 19 и 22 предназначены дл управлени записью кодов настройки мультиплексоров 15 и 17 соответственно в начале реализации преобразовани входного последовательного или выходного параллельного 5 кода.The switches 19 and 22 are designed to control the writing of the tuning codes of the multiplexers 15 and 17, respectively, at the beginning of the conversion realization of the input serial or output parallel 5 code.

На фиг. 2 приведен граф переходов состо ний устройства. Обозначени , использованные на фиг. 2, соответствуют следующей таблице состо ний устройства.FIG. 2 shows a state transition graph. The notation used in FIG. 2 correspond to the following table of device states.

В ситуаци х 6, 8, 1 1, 12, 14, 15 и 16 устройство переходит в состо ние блокировки, в котором запрещаетс выходными сигналами (нулевыми) триггеров 12, 14 подача тактовых импульсов на входы синхронизации записи регистров 2 и 3 до момента завершени преобразовани кодов и установки триггеров 12 и (или) 14 в нулевое состо ние. При этом длительность ожидани ATgjj в состо нии блокировки определ етс по формуле:In situations 6, 8, 1 1, 12, 14, 15 and 16, the device enters the blocking state, in which the output signals (zero) of the trigger 12, 14 are prohibited from applying clock pulses to the synchronization inputs of the registers 2 and 3 until the end converting codes and setting the flip-flops 12 and / or 14 to the zero state. In this case, the duration of waiting ATgjj in the blocking state is determined by the formula:

АТбл Ткач -f At - Тповт 0 где Тнач - врем начала преобразовани последовательного (параллельного ) кода в параллельный (последовательный); At -длительность преобразовани ATBL Tkach -f At - Tppt 0 where Tnach is the start time for converting a serial (parallel) code into a parallel (serial) code; At-time conversion

кода;code;

ТПОБТ -врем поступлени повторного запроса на преобразование последовательного кода в параллельный . TPOBT — time to re-request serial code to parallel.

Предлагаемое устройство работает следующим образом.The proposed device works as follows.

В отношении реализации адресного тракта выборки микрокоманд, состо щего из блоков 16, 2, 1 и 3 устройство не отличаетс от известных.With regard to the implementation of the address path of the sample of micro-instructions consisting of blocks 16, 2, 1 and 3, the device does not differ from the known ones.

Сущность изобретени состоит в дополнительном введении конструктивных средств, которые позвол ют повысить производительность и расщирить область применени устройства при одновременной (или в произвольной последовательности) выдаче микрокоманд выполнени преобразований последовательного кода Б параллельный или (и) наоборот. Поэтому целесообразно функционирование устройства рассматривать на примере реализации указанных микрокоманд в различной комбинации их поступлени , поскольку именно последовательность таких микрокоманд составл ет микропрограмму (программу имитации функционировани объекта управлени (ЛА).The essence of the invention consists in the additional introduction of constructive means, which allow to increase productivity and expand the field of application of the device while simultaneously (or in an arbitrary sequence) issuing microcommands to perform transformations of serial B code parallel and (or) vice versa. Therefore, it is advisable to consider the operation of the device on the example of the implementation of these micro-commands in various combinations of their arrival, since it is the sequence of such micro-commands that constitutes the microprogram (control program for the operation of the control object (LA).

Конкретные значени , разр дность, последовательность выдачи с выходов 28 и 29 и приема на входы 23, 24 кодов состо ни датчиков ЛА и управл ющих кодов БВМ определ ютс характеристиками объекта управлени (ЛА) и БВМ.The specific values, the size, the sequence of output from the outputs 28 and 29 and the reception to the inputs 23, 24 of the state codes of the sensors of the aircraft and the control codes of the aircraft are determined by the characteristics of the control object and the airport.

В исходном состо нии все элементы пам ти устройства наход тс в нулевом состо нии , на выходе 31 регистра 3 присутствует единичный сигнал, настраивающий мультиплексор 16 (фиг. 1) на задание значени модифицируемых разр дов адреса очередной команды на входах регистра 2 в соответствии с кодом режима имитации, поступающим на группу входов 25 устройства. Устройство начинает функционировать с подачей первого тактового импульса на вход 26.1 устройства. Этот импульс через элемент И 20, открытый сигналом с нулевого выхода триггера 12, поступает на синхровход (С) регистра 2 и разрешает запись в этот регистр кода режима имитации с входов 25 устройства, которым задаетс начало микропрограммы имитации функционировани объекта в данном режиме.In the initial state, all the memory elements of the device are in the zero state, at the output 31 of the register 3 there is a single signal which adjusts the multiplexer 16 (Fig. 1) to set the value of the modified address bits of the next command at the inputs of the register 2 in accordance with the code simulation mode, arriving at a group of inputs 25 of the device. The device begins to function with the supply of the first clock pulse to the input 26.1 of the device. This pulse through the element 20, opened by the signal from the zero output of the trigger 12, arrives at the synchronous input (C) of register 2 and allows the write to this register of the simulation mode code from the device inputs 25, which sets the beginning of the firmware for simulating the functioning of the object in this mode.

Код адреса очередной микрокоманды поступает на входы блока 1 пам ти, на выходах которого по вл етс код соответствующей микрокоманды. По второму тактовому импульсу, который поступает на вход 26.2 устройства и далее через открытый элемент И 21 проходит на синхровход (С) регистра 3, осуществл етс запись кода (текущей ) микрокоманды в регистр 3. Дальнейшие действи устройства определ ютс содержимым этой микрокоманды.The address code of the next microcommand is fed to the inputs of memory block 1, at the outputs of which the code of the corresponding microcommand appears. The second clock pulse, which enters input 26.2 of the device and then through the open element 21 and passes to the synchronous input (C) of register 3, records the code of the (current) microcommand into register 3. Further actions of the device are determined by the contents of this microcommand.

С группы выходов 30 регистра 3 на входы DI регистра 2 поступает код немодифицируемых разр дов адреса очередной микрокоманды . Сигналы на выходах 31, 32.1, 32.2 и 33 равны нулю.From the group of outputs 30 of register 3, to the inputs of DI register 2, the code of the unmodifiable bits of the address of the next microcommand is received. The signals at outputs 31, 32.1, 32.2 and 33 are zero.

С выходов 36 может выдаватьс код настройки мультиплексора 18 на соединение группы выходов 37 параллельного кода, выдающие код, имитирующий состо ниеFrom the outputs 36, a tuning code of a multiplexer 18 can be outputted to connect a group of outputs 37 of a parallel code, issuing a code imitating the state

датчиков ЛА, с одной из групп разр дов группы выходов 44 или 29 мультиплексора 18. С выходов соответствующей группы разр дов выходов 29 на входы соответствующей группы входов параллельного кода БВМ поступает параллельный код, имитирующий состо ние соответствующего датчика ЛА. С выходов 44 мультиплексора при соответствующем коде настройки с выходов 36 задаетс параллельный код, который должен быть преобразован в последовательный.airborne sensors from one of the groups of bits of the output group 44 or 29 of the multiplexer 18. From the outputs of the corresponding group of bits of the outputs 29 to the inputs of the corresponding group of inputs of the parallel code BVM receives a parallel code simulating the state of the corresponding sensor LA. With the outputs of the multiplexer 44, with the appropriate tuning code from the outputs 36, a parallel code is set, which must be converted to serial.

Если в текущей микрокоманде задано преобразование параллельного кода с выходов 37 в последовательный, то при установке состо ни регистра 3 с выхода 35 выдаетс импульс, устанавливающий по заднему фронту в единичное состо ние триггер 11, которыйIf in the current microcommand there is a parallel code conversion from outputs 37 to serial, then when setting the state of register 3 from output 35, a pulse is emitted, which sets trigger on the falling front to one, trigger 11

потенциалом с единичного выхода разрешает работу счетчика 10, сдвиг информации в регистре 8 (по входу V2) и открывает по входу V триггер 14 дл записи единицы.potential from a single output allows the operation of counter 10, the shift of information in register 8 (input V2) and opens input V trigger 14 to record one.

В коде, записанному по второму тактовому импульсу в регистр 3, может быть задано также преобразование последовательного кода с входов одного из разр дов группы входов 24, выбираемого кодом настройки с выходов группы выходов 39 регистра 3In the code recorded by the second clock pulse into the register 3, the conversion of the serial code from the inputs of one of the bits of the group of inputs 24 selected by the setting code from the outputs of the group of outputs 39 of register 3 can also be specified.

Q в параллельный код, накапливаемый в регистре 5 сдвига. Дл этого выдаетс импульсный сигнал с выхода 38 регистра 3, который по всему заднему фронту устанавливает триггер 11 в единичное состо ние. 11отенциал с единичного выхода триггера 11 открываетQ in parallel code accumulated in shift register 5. For this, a pulse signal is output from the output 38 of register 3, which sets trigger 11 to the unit state along the entire trailing edge. 11 Potential from a single trigger output 11 opens

триггер 12 по входу V дл установки в единицу , регистр 5 по входу V дл сдвига и счетчик 7 по входу V.trigger 12 at input V for setting to one, register 5 at input V for shifting and counter 7 at input V.

Кроме того, в рассматриваемом случае на выходах 34 регистра 3 выдаетс код настройки демультиплексора 17 на соединение его информационного входа с заданным входом группы выходов 28. Этот код по переднему фронту импульса, поступающего с выхода 25 через коммутатор 22 на С-вход регистра 5, записываетс в регистр 5. Аналогично происходит запись в регистр 4 с выходов 39 регистра 3.In addition, in the case under consideration, the outputs 34 of register 3 generate the setup code of the demultiplexer 17 for connecting its information input to a given input of the output group 28. This code is recorded on the leading edge of the pulse coming from output 25 through switch 22 to C input of register 5 to register 5. Similarly, writing to register 4 from outputs 39 of register 3 takes place.

Кроме того, в случае задани необходимости преобразовани параллельного кода с выходов 37 регистра 3 в последовательныйIn addition, if it is necessary to convert the parallel code from the outputs 37 of the register 3 into the serial

регистр 7 записываетс с выходов 34 регистра 3 код выбора соответствующего выхода группы 28 дл соединени с выходом регистра 9 сдвига, осуществл ющего требуемое преобразование кодов. Одновременно этим же сигналом с выхода коммутатора 22 параллельный код с выходов 44 мультиплексора 18 записываетс через входы 1 в регистр 8 по синхросигналу на входе С1. После записи адреса микрокоманды в регистр 2The register 7 is recorded from the outputs 34 of the register 3 and the selection code of the corresponding output of the group 28 for connection to the output of the shift register 9, which performs the required code conversion. At the same time, with the same signal from the switch 22 output, the parallel code from the outputs 44 of the multiplexer 18 is recorded via inputs 1 into register 8 by the sync signal at input C1. After writing the address of the microcommand in the register 2

11eleven

аналогично описанному выше на выходах блока 1 пам ти формируетс код очередной микрокоманды.similarly to the one described above, at the outputs of memory block 1, the code of the next microcommand is formed.

По очередному второму тактовому импульсу с входа 26.2 группы входов 26 устройства через элемент И 21 разрешаетс запись кода очередной микрокоманды в регистр 3. При этом возможны ситуации, которые предопредел ютс алгоритмом дальнейшей работы устройства в соответствии с приведенной выше таблицей.By the next second clock pulse from the input 26.2 of the group of inputs 26 of the device, through the element 21 it is allowed to write the code of the next microcommand to the register 3. In this case, situations are possible which are determined by the algorithm of the further operation of the device in accordance with the table above.

Рассмотрим последовательно отмеченные в таблице ситуации.Consider the situations sequentially marked in the table.

Из таблицы видно, что в момент формировани текущей микрокоманды устройство может быть в состо нии, когда не выполн ютс никакие операции по преобразованию кодов. Это состо ние вл етс первым (S1), ему соответствуют ситуации 1-4 таблицы. Второму состо нию соответствует случай, когда в одной из предыдущих микрокоманд задано преобразование входного последовательного кода с входов 24 в параллельный код. Этому состо нию соответствуют ситуации 5-8 таблицы. Третьему состо нию соответствует случай, когда в одной из предыдущих микрокоманд задано незавершенное, к рассматриваемому моменту времени, преобразование параллельного кода с выходов 37 в последовательный код на заданном выходе группы выходов 28. Этому состо нию соответствуют ситуации 9-12 таблицы. соответствуют ситуации 9-12 таблицы. Четвертому состо нию соответствует случай, когда в одной или двух предыдущих микрокомандах задано преобразование как последовательного , так и параллельного кода. Этому состо нию соответствуют ситуации 13-16 таблицы.It can be seen from the table that at the moment of the formation of the current microcommand the device may be in a state where no code conversion operations are performed. This state is the first (S1), it corresponds to the situation 1-4 of the table. The second state corresponds to the case when in one of the previous microcommands the transformation of the input serial code from inputs 24 to parallel code is specified. This state corresponds to situation 5-8 of the table. The third state corresponds to the case when, in one of the previous microcommands, the incomplete, by the considered time point, conversion of the parallel code from outputs 37 to the serial code at the specified output of output group 28 is specified. This state corresponds to the situation 9-12 of the table. correspond to the situation of 9-12 tables. The fourth state corresponds to the case when in one or two previous microcommands the transformation of both serial and parallel code is specified. This state corresponds to situation 13-16 of the table.

Если устройство находитс в первом состо нии (S1) и задаетс импульсом с выхода 35 преобразование параллельного кода с выходов 37 в последовательный (ситуации 3 и/или 4), по импульсу с выхода 35 регистра 3 срабатывает коммутатор 22, открытый потенциалами с нулевых выходов триггеров 13 и 14, и по переднему фронту этого импульса осуществл етс запись кода выбора соответствующего выхода демультиплексора 17 в регистр 7 с выходов 34 регистра 3, а также запись по сигналу на входе С1 параллельного кода с выходов 44 мультиплексора 18 через входы D1 в регистр 8 сдвига.If the device is in the first state (S1) and is set by a pulse from output 35 to convert a parallel code from outputs 37 to serial (situations 3 and / or 4), the switch 22 triggered by potentials from zero outputs of the triggers triggers the pulse from output 35 of register 3 13 and 14, and at the leading edge of this pulse, the code for selecting the corresponding output of the demultiplexer 17 is recorded into register 7 from the outputs 34 of register 3, and also recorded, using a signal at the input C1, of a parallel code from the outputs 44 of multiplexer 18 via inputs D1 to the register 8 driving.

По очередному первому и второму тактовому импульсу с входов 26 и 26.2 устройства соответственно происходит аналогично описанному выще запись кода адреса в регистр 2 и микрокоманды в регистр 3. По этому очередному первому импульсу и по следующим первым импульсам с входа 26.1 происходит увеличение на единицу значени кода в счетчике 8, а также сдвиг кода в регистре 8 по синхросигналу на входе С2 иFor the next first and second clock pulses from inputs 26 and 26.2 of the device, respectively, the address code is written to register 2 in the same way as described above and microcommand to register 3. By this next first pulse and by the following first pulses from input 26.1, counter 8, as well as the shift of the code in the register 8 on the clock signal at the input C2 and

1212

сигналу разрешени сдвига с единичного выхода V2 триггера 14. При этом по мере сдвига происходит заполнение нул ми освободившихс старших разр дов регистра 8the shift enable signal from the single output V2 of the trigger 14. In this case, as the shift proceeds, the zero of the high order bits of the register 8 is filled with

с входа Е2, соединенного с нулевым полюсом источника питани . По отношению к текущей микрокоманде, записанной в регистр 3, устройство может находитьс в состо ни х 3 или 4, если в предыдущей команде было имитировано преобразование входного последовательного кода в параллельный . Если в микрокоманде, записанной в регистр 3, снова задаетс выполнение преобразовани выходного параллельного кода в последовательный, то по заднему фронтуfrom the E2 input connected to the zero pole of the power supply. With respect to the current microcommand recorded in register 3, the device can be in states 3 or 4, if the previous command simulated the transformation of the input serial code into a parallel one. If, in the microcommand recorded in register 3, the conversion of the output parallel code to serial is again set, then on the falling edge

5 импульса с выхода 35 регистра 3 устанавливаетс в единичное состо ние открытый по входу V триггер 14, который фиксирует повторный запрос на аналогичное преобразование и закрывает регистры 7 и 8 дл записи информации с выходов 34 и 44 соответственно, а также закрывает элементы И 20 и 21 дл пропуска тактовых импульсов с входов 26.1 и 26.2 на регистры 2 и 3. Тем самым устройство переводитс в состо ние блокировки , которое может соответствовать ситуаци м 1 1, 12, 15 и 16 таблицы.5 pulse from output 35 of register 3 is set to one open on input V trigger 14, which records a repeated request for a similar conversion and closes registers 7 and 8 for recording information from outputs 34 and 44, respectively, and also closes AND 20 and 21 elements to pass clock pulses from inputs 26.1 and 26.2 to registers 2 and 3. Thus, the device is transferred to the blocking state, which can correspond to situations 1 1, 12, 15 and 16 of the table.

Ожидание продолжаетс до тех пор, пока по очередному первому тактовому и.мпульсу с входа 26.1 не произойдет переполнение счетчика 10. Сигнал с выхода 45 переполнени счетчика 10 открывает дл сброса поThe wait lasts until the next first clock pulse from input 26.1 overflows the counter 10. The signal from the output 45 of the overflow of the counter 10 opens to reset to

Q входу R1 триггер 13, по входу VI счетчик 10, по входу VI триггер 14, а также открывает коммутатор 22 дл выдачи сигнала записи в регистр 7.Q input R1 trigger 13, the input VI counter 10, the input VI trigger 14, and also opens the switch 22 to issue a write signal to the register 7.

Триггер 13 устанавливаетс по второмуTrigger 13 is set by the second

, тактовому импульсу с входа 26.2 в нулевое состо ние только в случае отсутстви повторного запроса на аналогичное преобразование кодов, чему соответствует, в рассматриваемый момент времени, нулевое состо ние триггера 14, подаю дего со своего, to a clock pulse from input 26.2 to the zero state only in the case of the absence of a repeated request for a similar conversion of codes, to which the zero state of the trigger 14 corresponds to,

0 нулевого выхода потенциал на вход VI разрешени сброса триггера 13. Если триггер 14 находитс в единичном состо нии, т. е. фиксировал наличие повторного запроса, то триггер 13 по второму тактовому импульсу устанавливаетс в нулевое состо ние. Кроме0 zero output potential at the VI input of reset reset trigger 13. If trigger 14 is in one state, i.e., it has detected the presence of a repeated request, then trigger 13 is set to the zero state on the second clock pulse. Besides

того, по второму импульсу срабатывает коммутатор 22, и по переднему фронту данного импульса осуществл етс запись кодов в регистры 8 и 7, соответствующих очередному запросу, аналогично описанному вьш1е.In addition, the switch 22 triggers on the second pulse, and on the leading edge of this pulse, codes are recorded in registers 8 and 7 corresponding to the next request, similarly to the described above.

Q По очередному третьему тактовому импульсу с входа 26.3 (по переднему его фронту) триггер 14 устанавливаетс в нулевое состо ние (либо его нулевое состо ние подтверждаетс ), а по заднему фронту этого импульса сбрасываетс в исходное состо ниеQ On the next third clock pulse from input 26.3 (on its leading edge) trigger 14 is set to the zero state (or its zero state is confirmed), and on the falling edge of this pulse it is reset to its initial state

5 счетчик 10.5 counter 10.

Триггер 14 снимает блокировку с тон И 20 и 21, поэтому очередной исгВьп:The trigger 14 removes the lock with the tone And 20 and 21, so the next test is:

импульсс входа 26.1 осуществл ет запись кода адреса очередной микрокоманды в регистр 2, и,кроме того, осуществл етс дальнейшее выполнение преобразовани параллельного кода в последовательный аналогично описанному выше. Таким образом, с указанного момента времени устройство снова находитс в состо ни х 3 и (или) 4. Если преобразование выходного параллельного кода не задано, то устройство переходит в состо ние первое или второе (см. таблицу).the pulse of input 26.1 writes the code of the address of the next microcommand to register 2, and, in addition, the parallel code is further converted to the serial one in the same way as described above. Thus, from the indicated time point, the device is again in states 3 and (or) 4. If the transformation of the output parallel code is not specified, then the device changes to the first or second state (see table).

Независимо от описанных преобразований может выполн тьс и преобразование входного последовательного кода в параллельный в регистре 5 сдвига.Regardless of the transformations described, the transformation of the input serial code into a parallel one in the shift register 5 can also be performed.

Рассмотрим функционирование устройства в соответствующих ситуаци х. Предположим , что предыдущим состо нием устройства вл етс нулевое (см. таблицу).Consider the operation of the device in appropriate situations. Suppose that the previous state of the device is zero (see table).

Если в текущей микрокоманде, считываемой но второму тактовому импульсу с входа 26.2 устройства, задастс преобразование входного последовательного кода с входов одного из разр дов группы входов 24 в параллельный код, то импульс с выхода 38 регистра 3 устанавливает по задне.му фронту в единичное состо ние триггер 1 1, который потенциалом с единичного выхода открывает по входу VI счетчик 9 и разрешает сдвиг по входу V в регистре 5.If the current microcommand that is read but the second clock pulse from the device input 26.2 converts the input serial code from the inputs of one of the bits of the group of inputs 24 to the parallel code, the pulse from the output 38 of the register 3 sets the back front to one trigger 1 1, which, with potential from a single output, opens counter VI at input VI and allows input V shift in register 5.

Кроме того, импульсный сигнал с выхода 38 регистра 3 поступает на соответствующий вход открытого сигналами с пулевых выходов триггеров 11 к 12 коммутатора 19, который срабатывает, и по переднему фронту этого сигнала осуществл етс ;и::1ись кода настройки мультиплексора 15 с выходов 39 регистра 3 в регистр 4. Описанна ситуаци соответствует ситуаци м 2, 4, 10 и (или) 12 таблицы.In addition, the pulse signal from the output 38 of the register 3 is fed to the corresponding open input by signals from the bullet outputs of the flip-flops 11 to 12 of the switch 19, which is triggered, and on the leading edge of this signal is carried out; and: 1 there is a multiplexer setting code 15 from the outputs 39 of the register 3 to register 4. The described situation corresponds to situations 2, 4, 10 and (or) 12 tables.

Далее по каждому очередному первому тактово.му импульсу с входа 26.1 устройства осуществл етс сдвиг информации в регистре 5, запись в младший разр д по входу Е очередного импульса последовательного кода с выхода мультиплексора 15 и одновременно с этим увеличение на единицу содержимого счетчика 9. Запись в регистр 4 Не происходит, так как коммутатор 19 закрыт.Next, for each successive first clock pulse from input 26.1 of the device, information is shifted in register 5, written to the low-order bit at input E of the next pulse of the serial code from the output of multiplexer 15, and at the same time increased by one unit of the counter 9. register 4 does not occur, because the switch 19 is closed.

Если во врем преобразовани последовательного кода в параллельный будет считана микрокоманда в регистр 3, в которой будет снова задано преобразование входного последовательного кода, то импульс с выхода 36 регистра 3 поступает на D-вход триггера 12, открытый по входу V потенциалом с единичного выхода триггера 1 1. Этот триггер устанавливаетс в единичное состо ние по заднему фронту этого импульса. При этом коммутатор 19 не срабатывает.If during the conversion of a serial code into a parallel one, a microcommand is registered in register 3, in which the transformation of the input serial code is set again, then the pulse from the output 36 of register 3 goes to the D input of the trigger 12, which is open at the input V with the potential of the single output of trigger 1 1. This trigger is set to one at the trailing edge of this pulse. In this case, the switch 19 does not work.

Нулевым потенциалом с нулевого выхода триггера 12 закрываютс элементы И 20 и 21, вследствие чего устройство переходит в состо ние блокировки, во врем которого состо ни регистров 2 и 3 не измен ютс .Zero potential from the zero output of the trigger 12 closes the elements And 20 and 21, as a result of which the device enters the blocking state, during which the states of the registers 2 and 3 do not change.

Выход из состо ни блокировки происходит следующим образом.Exit from the blocking state is as follows.

При приеме по первому тактовому импульсу с входа 26.1 последнего разр да последовательного кода в регистр 5 происходит переполнение счетчика 9, который выдает сигнал на выходе 42. По этому сигналу открываетс коммутатор 19, разрещаетс по V-входу запись в регистр 6, по V -входу сброс счетчика 9, по VI-входу сброс триггера 12 и по Rl-входу сброс триггера 11.When receiving the first clock pulse from input 26.1 of the last bit of the sequential code into register 5, counter 9 overflows, which outputs a signal at output 42. Switch 19 is opened by this signal, V register is allowed to write to register 6, V input reset of counter 9, on VI input reset trigger 12 and on Rl input reset trigger 11.

По очередному второму тактовому импульсу с входа 26.2 осуществл етс запись информации с выхода регистра 5 в регистр 6, срабатывает коммутатор 19 и разрешает запись в регистр 4 кода настройки мультиплексора 15 с выходов 39 регистра 3. При этом триггер 11 не сбрасываетс , так как его сброс по входу запрещен нулевым потенциалом с нулевого выхода триггера 12.At the next second clock pulse from input 26.2, information from register 5 output to register 6 is recorded, switch 19 is triggered and allows multiplexer 15 to write to register 4 from outputs 39 of register 3. At this, trigger 11 is not reset, since its reset the input is prohibited by zero potential from the zero output of the trigger 12.

Q Далее по переднему фронту очередного третьего тактового nMnyvibca с входа 26.3 устройства триггер 12 устанавливаетс в нулевое состо ние и открывает элементы И 20 и 21 синхронизации регистров 2 и 3. По заднему фронту этого же импульса по входуQ Next, on the leading edge of the next third clock nMnyvibca from the input 26.3 of the device, the trigger 12 is set to the zero state and opens the AND 20 and 21 elements of the synchronization of the registers 2 and 3. On the falling front of the same input pulse

R1 устанавливаетс в исходное состо ние счетчик 9. После этого с приходом очередного первого тактового импульса с входа 26.1 регистр 5 и счетчик 9 продолжают функционирование аналогичного описанному выще дл второго и (или) четвертого состо ни .R1 is reset to the initial state of the counter 9. Thereafter, with the arrival of the next first clock pulse from input 26.1, register 5 and counter 9 continue to function in the same way as described above for the second and / or fourth state.

0 Кроме того, по этому импульсу в perHtTp 2 записываетс адрес очередной микрокоманды , модифицированный разр дами кода, содержагцегос в регистре 6. Далее по второму тактовому импульсу по адресу в регистре 2 выбираетс команда и записываетс 0 In addition, according to this pulse, the address of the next microcommand modified by the code bits contained in the register 6 is recorded in perHtTp 2. Then, using the second clock pulse at the address in register 2, the command is selected and recorded

5 в регистр 3. Далее устройство функционирует аналогично описанному.5 in the register 3. Further, the device operates as described.

Если бы в процессе преобразовани входного последовательного кода повторныйIf in the process of converting the input serial code repeated

0 запрос с выхода 38 не поступил, что соответствует ситуаци м 9, 10, 13 и (или) 14, то триггер 12 находилс бы в нулевом состо нии в момент переполнени счетчика 9. Поэтому в отличие от рассмотренной ситуации по второму тактовому импульсу с входа 26.2 коммутатор 19 не срабатывает и запись в регистр 4 не происходит.0 the request from the output 38 did not arrive, which corresponds to situations 9, 10, 13 and (or) 14, the trigger 12 would be in the zero state at the moment of overflow of the counter 9. Therefore, unlike the considered situation, the second clock pulse from the input 26.2 switch 19 does not work and writing to register 4 does not occur.

Проверка кода логических условий, содержащегос после выполнени преобразовани в регистре 6, может осуществл тьс в любой последующей микрокоманде до завершени The check of the code of logical conditions contained after the conversion is performed in register 6 can be performed in any subsequent microcommand until completion

0 следующего цикла преобразовани . Если окажетс , что содержимое счетчика 6 не соответствует допустимым значени м, то произойдет переход к микрокоманде, генерирующей сигнал на выходе 32.1 группы выхо , дов 27, который вл етс признаком ошибочности входного воздействи и используетс блоком управлени системы контрол дл прин ти решени .0 of the next conversion cycle. If it turns out that the contents of counter 6 do not meet the allowable values, a transition will take place to a microcommand that generates a signal at the output 32.1 of the output group, 27, which is a sign of an input error and is used by the control system control unit to make a decision.

В соответствии с программой контрол БВМ устройством может имитироватьс выдача на выходах 28 илн 29 недопустимых сигналов состо ни датчиков объекта управлени БВМ. В таких микрокомандах выдаетс соответствующий сигнал - признак некорректного кода с выхода 32.2 регистра 3, который используетс аналогично сигналу с выхода 32.1. Примечание: In accordance with the control program of a BVM device, the output at the outputs 28 or 29 of unacceptable signals of the state of the sensors of the object of control of the BWM can be simulated. In such microinstructions, a corresponding signal is issued — a sign of an incorrect code from output 32.2 of register 3, which is used similarly to the signal from output 32.1. Note:

Сигнал с выхода 33 регистра 3 вл етс признаком окончани программы работы устройства. Этот сигнал также поступает в блок управлени системы контрол , к6торый в ответ может или выдать код нового режима имитации на группу входов 25 устройства илн выключить устройство, прекратив подачу тактовых импульсов на входы 26.1-26.3. В табл. 1 (О) на пересечении строки и столбца означает наличие (отсутствие) ситуации, указанной в заголовках столбцов.The output signal from the 33 register 3 is a sign of the end of the program of operation of the device. This signal also goes to the control unit of the monitoring system, which, in response, can either issue a code for the imitation mode to a group of inputs 25 of the device or turn off the device, stopping the supply of clock pulses to the inputs 26.1-26.3. In tab. 1 (O) at the intersection of the row and column indicates the presence (absence) of the situation indicated in the column headings.

00 01 iO00 01 iO

i1 i1

Фиг. 3 ,оУг Переходы при запросе преобразовани кодов Переход fez ожидани Переход с ожиданием (планировкой} Переход при ъаВершении преобразовани Переход при заВермении прео5 рс(гоВани L{j.)i Фиг. 2FIG. 3, oUg Transitions when requesting a code conversion Transition fez wait Transition with wait (planning} Transition upon executing the conversion Transition upon setting up to 5 ps (go to L {j.) I Fig. 2

Claims

A DEVICE FOR SIMULATING A CONTROL OBJECT, comprising a micro-memory memory block, an address register, a micro-instruction register, a first channel selection register, a logic condition register, first and second counters, an output information multiplexer, an address multiplexer, first and second AND elements, and a group of outputs of the logical condition register connected to the first group of information inputs of the address multiplexer, the group of outputs of which is connected to the first group of information inputs of the address register, the outputs of the address register are connected to the group address inputs of the micro-command memory block, the information inputs of which are connected to the group of information inputs of the micro-command register, the group of outputs of non-modifiable bits of the address of the next micro-command, the control of the address multiplexer, the control of the output information multiplexer, the output code of the micro-command register are connected respectively to the second group of information inputs of the address register, the second group information inputs of the address multiplexer, group of control inputs of the address multiplexer, control group the inputs of the output information multiplexer, the group of information inputs of the output information multiplexer, the first group of outputs of which is the group of outputs of the simulated device object, the output of the microcommand register mode end is connected to the control input of the address multiplexer, the outputs of the mode end and the output of the microcommand register program end are connected respectively to the first and the second outputs of the group of outputs of the conditions of the simulated devices, the group of inputs of the device and the group of inputs of the job mode of the device inens, respectively, with the third and fourth groups of information inputs of the address multiplexer, the first and second clock inputs of the device are connected to the first inputs of the first and second elements And, accordingly, characterized in that, in order to improve performance, the first and second shift registers are introduced into it, the second register channel selection, the first and second triggers <g of the request, the first and second triggers of the repeated request, the input information multiplexer, the output information demultiplexer, the first and second switches, and and the outputs of the first channel selection register are connected to the group of control S * inputs of the input information multiplexer, the output of which is connected to the information input of the least significant bit of the first shift register, the group of simulated serial inputs of the device is connected to the group of information inputs of the input information multiplexer, the single output of the first request trigger is connected with the input of the permission of the account of the first counter, the input of the write permission of the unit of the first trigger of the repeated request and the input of the resolution of the shift p the first shift register, the group of outputs of which is connected to the group of information inputs of the logical conditions register, the zero output of the first request trigger is connected to the first control input of the first switch, the output of which is connected to the synchronization input of the first channel selection register, the overflow output of the first counter is connected to the register write enable input logical conditions, the second control input of the first switch, the reset output of the first request trigger, the enable input of the reset of the first counter and the input permission to set the first trigger of the second request to zero, the single output of which is connected to the third control input of the first switch, and the zero output is connected to the second inputs of the first and second elements AND, the input to enable reset of the first trigger of the request and the fourth control input of the first switch, the first and second groups microchannel register channel selection outputs are connected to groups of information inputs of the first and second channel selection registers, respectively, the first and second outputs simulate error registers the micro command instructions are respectively the first and second outputs of the simulated device error, the first output of the micro-command register simulation request is connected to the single inputs of the first request trigger and the first re-request trigger and the first information inputs of the first switch, the second output of the micro-command register simulation request is connected to the single inputs of the second request trigger and the second trigger of the second request and the first information input of the second switch, the group of outputs of the second register is selected The channel set is connected to the group of control inputs of the output information demultiplexer, the group of outputs of which is a group of outputs. serial code of the device, the output of the second switch is connected to the synchronization input of the second channel selection register and the recording synchronization input of the second shift register, the low-order output of which is connected to the information input of the output information demultiplexer, the zero output of the second request trigger is connected to the first control input of the second switch, a single output the second trigger of the request is connected to the inputs of the resolution of the shift of the second shift register, the resolution of the count of the second counter and the resolution of the si units of the second trigger of the second request, the single output of which is connected to the second control input of the second switch, the zero output of the second trigger of the request is connected to the third inputs of the first and second elements AND, the third control input of the second switch and the input of setting the second request trigger to zero, overflow output the second counter is connected to the zero input of the first request trigger, the permission enable to set the second trigger of the second request to zero, the input to reset the second account and the fourth control input of the second switch, the second group of outputs of the output information multiplexer is connected to the group of information inputs of the second shift register, the input of the highest bit of which is connected to the zero potential bus, the input of the first bit of the device clock group is connected to the clock input of the first shift register, the counting inputs of the first and the second counters and the shift synchronization input of the second shift register, the input of the second bit of the device sync input group is connected to the second information with the inputs of the first and second switches, the synchronization inputs of setting the first and second triggers of the request to zero, the synchronization input of the logical conditions register, the third-order input of the device sync group is connected to the reset inputs of the first and second counters and the zero inputs of the first and second triggers of the second request.