SU1188727A1 - Блок синхронизации дл устройства отображени информации - Google Patents

Блок синхронизации дл устройства отображени информации Download PDF

Info

Publication number
SU1188727A1
SU1188727A1 SU833649440A SU3649440A SU1188727A1 SU 1188727 A1 SU1188727 A1 SU 1188727A1 SU 833649440 A SU833649440 A SU 833649440A SU 3649440 A SU3649440 A SU 3649440A SU 1188727 A1 SU1188727 A1 SU 1188727A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
clock
counter
register
Prior art date
Application number
SU833649440A
Other languages
English (en)
Inventor
Владимир Яковлевич Голубчик
Original Assignee
Ордена Ленина Институт Кибернетики Им.В.М.Глушкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетики Им.В.М.Глушкова filed Critical Ордена Ленина Институт Кибернетики Им.В.М.Глушкова
Priority to SU833649440A priority Critical patent/SU1188727A1/ru
Application granted granted Critical
Publication of SU1188727A1 publication Critical patent/SU1188727A1/ru

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

БЛОК СИНХРОНИЗАЦИИ ДЛЯ УСТРОЙСТВА ОТОБРАЖЕНИЯ ИНФОРМАЦИИ , содержащий последовательно соединенные нуль-орган, вход которого подключен к шине питани , формирователь кадровых синхроимпульсов, второй вход которого  вл етс  первым входом блока, а выход подключен к первому выходу блока, и формирователь строчных синхроимпульсов , выход которого  вл етс  вторым выходом блока, отличающийс  тем, что, с целью повышени  точности синхронизации путем повышени  надежности подстройки частоты и фазы строчных синхроимпульсов к периоду кадровых синхроимпульсов, он содержит элемент задержки, первый и второй элементы ИЛИ, триггер управлени  фазой тактовой частоты, элемент поразр дного сравнени , ключ, первый и второй счетчикирегистры , первый и второй делители тактовой частоты, счетчик тактов строки и генератор тактовой частоты, выход которого подключен к перво.му входу элемента поразр дного сравнени  и первому входу триггера управлени  фазой тактовой частоты, выход которого подключен к второму входу элемента поразр дного сравнени , второй вход триггера управлени  фазой тактовой частоты подключен к выходу формировател  кадровых синхроимпульсов, соединенному с первым входом ключа, первыми входами первого и второго счетчиков регистров и входом элемента задержки, выход которого подключен к первому входу второго элемента ИЛИ, первому входу второго делител  тактовой частоты, первому входу счетчика тактов строки и первому входу первого элемента ИЛИ, выход которого подключен к первому входу первого делител  тактовой частоты, второй вход которого  вл етс  вторым входом блос ка, третий вход первого делител  тактовой частоты подключен к выходу ключа, второй (Л вход которого подключен к выходу элемента поразр дного сравнени , соединенному с вторым входом второго делител  тактог-ой частоты, третий вход которого подключен к выходу второго делител  тактовой частоты, соединенному с входом формировател  строчных синхроимпульсов и вторым входом второго элемента ИЛИ, выход которого подклю00 00 чен к второму входу первого счетчика-регистра , третий вход которого подключен к выходу первого делител  тактовой частоты, соеди 1C ненному с вторым входом первого элемента ИЛИ и вторым входом счетчика тактов строки , выход которого подключен к второму входу второго счетчика-регистра, третий вход которого подключен к выходу первого счетчика-регистра, а выход второго счетчика-регистра подключен к четвертому входу второго делител  тактовой частоты.

Description

Изобретение относитс  к автоматике, вычислительной технике и технике телевизионного нриема и может быть иснользовано нри построении блоков синхронизации дл  устройств отображени  информации, выводимой из электронных вычислительных машин, телевизионных датчиков и/или любых других датчиков цифровой информации. Цель изобретени  - повышение точности синхронизации путем повышени  надежности подстройки частоты и фазы строчных синхроимпульсов к переходу кадровых синхроимпульсов. На фиг. 1 изображена блок-схема блока синхронизации дл  устройства отображени  информации; на фиг. 2 - временна  диаграмма функционировани  блока. Блок синхронизации дл  устройства отображени  информации содержит нуль-орган 1, формирователь 2 кадровых синхроимпульсов , формирователь 3 строчных синхроимпульсов , элемент 4 задержки, первый 5 и втотой 6 элементы ИЛИ, триггер 7 управлени  фазовой тактовой частоты, элемент 8 поразр дного сравнени , ключ 9, первый делитель 10 тактовой частоты, первый счетчикрегистр 11, счетчик 12 тактов строки, второй счетчик-регистр 13, второй делитель 14 тактовой частоты, генератор 15 тактовой частоты , шину 16 питани , шину 17 внешнего источника кадровых синхроимпульсов, шину 18 кода числа строк в кадре (пульт оператора, ЭВМ), шину 19 выхода кадровых синхроимпульсов, шину 20 выхода кадровых строчных импульсов, шину 21 импульсов , сформированных из напр жени  питани , шину 22 импульса переполнени  (переноса) с выхода делител  14, шину 23 входного импульса элемента 4 задержки, шину 24 в.ходного импульса элемента 5 ИЛИ, шину 25 импульса переполнени  (переноса ) с выхода делител  10, шину 26 импульса переполнени  (переноса) с выхода делител  14, шину 27 входного импульса элемента ИЛИ 6, шину 28 информационного входа триггера 7, шину 29 синхровхода триггера 7, шину 30 управл юшего входа элемента 8 поразр дного сравнени , шину 31 импульсного входа элемента 8 поразр дного сравнени , шину 32 импульсного входа ключа 9, шину 33 управл юш,его входа ключа 9, шину 34 счетных вь1читаемых единиц делител  10, шину 35 параллельного занесени  кода с шины 18 в делитель 10, шину 36 кода состо ни делител  10 на входе счетчика-регистра 11, шину 37 импульса занесени  кода с шины 36 в счетчик-регистр 11, шину 38 счетных вычитаемых единиц на входе счет чика-регистра 11, шину 39 счетных-суммируемых единиц счетчика 12, шину 40 установки в ноль счетчика 12, шину 41 кода состо ни  счетчика 12 на входе счетчика-регистра 13, шину 42 импульса занесени  кода с шины 41 в счетчик регистр 13, шину 43 счетных вычитаемых единиц на входе счетчика-регистра 13, шину 44 импульса занесени  кода с шины 26 в делитель 14, шину 45 счетных вычитамых единиц делител  14, шину 46 кода состо ни  счетчика-регистра 13 на входе делител  14, шину 47 установки в ноль делител  14. Источники воспроизводимой информации на экране электроннолучевой трубки устройства отображени  информации, блок пам ти изображени , генераторы изображений продетектированный видеосигнал не показаны . Если предлагаемый блок синхронизируетс  напр жением питани  по шине 16, то сигнал на шине 17 отсутствует, и, наоборот, при синхронизации по шине 17 отсутствует сигнал на шине 16. На шину 17 могут поступать кадровые синхроимпульсы от внешнего источника кадровых синхроимпульсов, например продетектированный и выделенный амплитудным и временным селекторами телевизионного приемника кадровый сигнал телевизионного вешани . Нуль-орган 1 преобразует входное напр жение питани  на шине 16 в пр моугольные импульсы на выходе (временна  диаграмма на шине 21, а также на других характерных шинах, фиг. 2). Формирователь 2 вырабатывает заданную совокупность импульсов на свое.м выходе, поступающих на шины 19, 23, 33, 37 и 42. Формирователь 2 может представл ть собой группу запускаемых одновременно передним фронтом импульса с выхода нуль-органа 1 или с входа шины 17 ждущих мультивибраторов , каждый из которых формирует выходные импульсы необходимой длительности . Таким образо.м, вс  совокупность импульсов , вырабатываемых формирователем 2, жестко прив зана к переднему фронту импульсов с выхода нуль-органа 1 или с входа 17. Генератор 5 генерирует импульсную серию с тактовой частотой -|-, значительно превышающей частоту строчной развертки , например в 640 раз, что при телевизионном стандарте на строчную частоту равную 15625 Гц составит m 10 МГц. Эта импульсна  сери  через элемент 8 и ключ 9 поступает на вычитающий вход счетных единиц делител  10 по шине 34, а также непосредственно с выхода элемента 8 на вычитающий вход счетных единиц делител  14 по шине 45. Код коэффициента делени  п делител  10 устанавливаетс  на шине 18, подключенной к входу делител  10, равным требуемому числу строк в кадре, например дл  построчного телевизионного стандарта п 312. Делитель 10 может быть выполнен, например, на базе двоичных реверсивных счетчиков типа К155ИЕ7. Если делитель 10 считает счетные суммируемые единицы , то на его входы параллельного занесени  информации следует подавать дополнительный код коэффициента делени , если
делитель считает счетные вычитаемые единицы - пр мой код минус единица коэффициента делени . Импульс занесени  кода с шины 18 в делитель 10 формируетс  каждый раз по переполнению делител  10 и поступает на шину 35 сигнала параллельного занесени  через элемент ИЛИ 5. Счетчик 12 считает импульсы переполнени  (переноса), поступающие на его вход 39 с выхода делител  10. Код, накопленный на счетчике 12, в интервале времени Т между фронтами двух соседних кадровых синхроимпульсов равен частному К от делени  числа тактовых импульсов с выхода генератора 15 в промежутке между двум  соседними кадровыми синхроимпульсами m T-f на коэффициент делени  делител  11, т.е. этот код равен числу импульсов генератора 5 в одной строке:„
К,
где t - остаток.
Остаток равен коду, до которого досчитывает делитель 10 к моменту прихода фронта очередного кадрового синхроимпульса. Код с выхода делител  10 по шине 34 переписываетс  в счетчик-регистр 11 по сигналу параллельного занесени  на шине 37, выработанному формирователем 2. Одновременно код со счетчика 12 по шине 41 переписываетс  в счетчик-регистр 13 по сигналу параллельного занесени  на шине 42, выработанному формирователем 2. Чтобы состо ние делител  10 и счетчика 12 на врем  переписи кодов в счетчики-регистры 11 и 13 не изменилось, счетные вычитаемые единицы на выходе ключа 9 на шине 34 блокируютс  импульсом на входной шине 33 ключа 9, сформированным формирователем 2.
Задержанный элементом 4 задержки на врем  переписи кодов импульс с выхода формировател  2 устанавливает в нулевое состо ние счетчик 12 и делитель 14, через элемент ИЛИ 5 заносит код коэффициента делени  в делитель 10 и через элемент ИЛИ 6 вычитает единицу из счетчика-регистра 11.
Код коэффициента делени  делител  14 равен коду на счетчике-регистре 13 и поступает на делитель 14 по шине 46. Этот код заноситс  в делитель 14 каждый раз при переполнении делител  14 импульсом переполнени  на шине 44. Одновременно импульс переполнени  делител  14 через элемент ИЛИ 6 поступает на вход счетных минус единиц счетчика-регистра 11 по шине 38. Поскольку код на счетчике-регистре 13 равен вычисл емому в каждом кадре значению от делени  числа импульсов, в кадре на число строк в кадре, т.е. числу импульсов с генератора 4 в одной строке, то при делении числа импульсов в кадре делителем 14 с коэффициентом делени , равным коду на счетчике-регистре 13, на выходе делител  14 образуетс  число К строчных
синхроимпульсов, равное числу строк в кадре . Из этих импульсов формирователь 3, например , типа ждущего мультивибратора формирует строчные синхроимпульсы требуемой длительности на шине 20. По кадровым и строчным синхроимпульсам осуществл етс  развертка по кадрам и строкам воспроизводимого на экране электроннолучевой трубки устройства дл  отображени  информации изображени .
Таким образом, в предлагаемом блоке реализуетс  принцип синхронизации от низкой частоты к высокой (снизу-вверх) в отличие от традиционного: от высокой частоты к низкой (сверху - вниз).
Дл  исключени  динамического скачка фазы строчных синхроимпульсов, пропорционального коду остатка Е, необходимо число импульсов с выхода генератора 15 на входе делител  14 разделить нацело, без остатка . Динамический скачок фазы строчных синхроимпульсов
± - n-k-t E-t, гдekt -длительность одной строки; и. is-1-суммарна  длительность строк
кадра,
и возникает из-за того, что передний фронт кадрового синхроимпульса может сформироватьс  в любой момент времени между двум  передними фронтами двух соседних строчных синхроимпульсов (в частном случае совпасть с одним из фронтов двух соседних строчных синхроимпульсов; в этом случае ± ДУ 0). Так при f 10 МГц разница в длительности между длинной и короткой строками составл ет 0,1 МКС, что никак не отражаетс  на синхронизации генератора строчной развертки синхроимпульсами по шине 20, а динамический скачок фазы при этом равен нулю. Со счетчика-регистра 13 после прихода фронта кадрового синхроимпульса в делитель 14 передаетс  код коэффициента делени  равный К и поэтому делитель 14, как указывалось выше, делит с коэффициентом делени  равным К.
Каждый импульс переполнени  с выхода делител  14 уменьщает код остатка Ена счетчике-регистре 11 на единицу. Когда код t на счетчике-регистре 11 полностью исчерпываетс , т.е. становитс  равным нулю, очередной импульс переполнени  с выхода делител  14 вызывает импульс переполнени  на выходе счетчика-регистра 11, который уменьшает значение кода на счетчике-регистре 13 на единицу. Код коэффициента делени  К-1 передаетс  в делитель 14, который оставшиес  (п-I) строк делит с коэффициентом делени , равным К. Если с делител  10 в счетчик-регистр 11 передаетс  код , то импульс, сформированный формирователем 2, в момент фронта кадрового синхроимпульса через элемент 4 задержки и элемент ИЛИ б вызывает переполнение счетчика-регистра 11, импульс с выхода которого вызывает уменьшение кода на счетчике-регистре 13 на единицу. Таким образом , при точном делении делитель 14 осуществл ет деление только с коэффициентом К. Поскольку фронт кадрового синхроимпульса на выходе формировател  2 может выработатьс  в любой момент времени между фронтами двух соседних импульсов с выхода генератора 15, то абсолютна  ошибка предложенного блока
Д ±t/2.
Триггер 7 и элемент 8 поразр дного сравнени  позвол ют уменьшить указанную ошибку в два раза, т.е.
А ± -t/4.
Элемент 8 представл ет собой элемент поразр дного сравнени  (ИСКЛЮЧАЮЩЕЕ ИЛИ), например, типа К155ЛН5. Фаза выходного сигнала на выходе элемента 8 или повтор ет фазу входного сигнала на шине 31, или инвертирует фазу входного сигнала в зависимости от пол рности (ноль или единица) управл ющего сигнала на шине 30 с выхода триггера 7. Таким образом , элемент 8 работает или как повторитель , или как инвертор входного сигнала.
Предположим, что делители 10 и 14 переключаютс  по положительному фронту положительного входного импульсного сигнала , что выполн етс  дл  делителей, реализованных на основе счетчиков К155ИЕ7 (если это не так, то сигнал на шину 30 подаетс  с инверсного выхода триггера 7). Триггер 7 устанавливаетс  в единичное состо ние по фронту кадрового синхроимпульса на шине 29, если на шину 28 информационного входа поступает в этот момент времени положительный импульс с выхода генератора 15, при отрицательном импульсе с выхода генератора 15 триггер 7 остаетс  в нулевом состо нии. Так как шина 30 подключена к нулевому выходу триггера 7, то, когда триггер 7 установлен в единицу, на его нулевом выходе присутствует низкий потенциал и элемент 9 работает как повторитель, когда триггер 7 установлен в нуль, на его нулевом выходе находитс  высокий потенциал и элемент 8 работает как инвертор. Таки.м образом, установка триггера 7 в единицу свидетельствует о том, что фронт кадрового синхроимпульса пришел при положительном импульсе на выходе генератора 15. Абсолютна  ошибка в этом случае
А ±t/4.
Установка триггера 7 в нуль свидетельствует о том, что фронт кадрового синхроимпульса пришел при отрицательном импульсе па выходе генератора 15, эле.мент 8 мен ет фазу импульсов с выхода генератора 15 на противоположную и следующий фронт кадрового синхроимпульса должен прийти
0 во врем  положительного импульса с выхода генератора 15, т.е. абсолютна  ошибка автоматически сводитс  к значению:
Д ±t/4 при колебани х частоты кадровых синхро5 импульсов.
Таким образом применение предлагаемого блока синхронизации позвол ет повысить надежность подстройки частоты и фазы строчных синхроимпульсов к периоду кадровых синхроимпульсов вне зависимости от
0 числа строк в кадре в результате цифровой обработки управл ющей информации при одновременном в случае необходимости программном изменении числа строк в кадре по командам от источника командной цифровой информации (пульт оператора, ЭВМ).
Кроме того, предлагаемый блок может быть выполнен в виде одной интегральной схемы.
16
2/
2J25,JJ,
57, 2,27 0,7 JUUllliL JliillL
Фиг. 2 fUiniUUL flflflL

Claims (1)

  1. БЛОК СИНХРОНИЗАЦИИ ДЛЯ УСТРОЙСТВА ОТОБРАЖЕНИЯ ИНФОРМАЦИИ, содержащий последовательно соединенные нуль-орган, вход которого подключен к шине питания, формирователь кадровых синхроимпульсов, второй вход которого является первым входом блока, а выход подключен к первому выходу блока, и формирователь строчных синхроимпульсов, выход которого является вторым выходом блока, отличающийся тем, что, с целью повышения точности синхронизации путем повышения надежности подстройки частоты и фазы строчных синхроимпульсов к периоду кадровых синхроимпульсов, он содержит элемент задержки, первый и второй элементы ИЛИ, триггер управления фазой тактовой частоты, элемент поразрядного сравнения, ключ, первый и второй счетчикирегистры, первый и второй делители тактовой частоты, счетчик тактов строки и генератор тактовой частоты, выход которого подключен к первому входу элемента поразрядного сравнения и первому входу триггера управления фазой тактовой частоты, вы- ход которого подключен к второму входу элемента поразрядного сравнения, второй вход триггера 'управления фазой тактовой частоты подключен к выходу формирователя кадровых синхроимпульсов, соединенному с первым входом ключа, первыми входами первого и второго счетчиков регистров и входом элемента задержки, выход которого подключен к первому входу второго элемента ИЛИ, первому входу второго делителя тактовой частоты, первому входу счетчика тактов строки и первому входу первого элемента ИЛИ, выход которого подключен к первому входу первого делителя тактовой частоты, второй вход которого является вторым входом блока, третий вход первого делителя тактовой § частоты подключен к выходу ключа, второй ~ вход которого подключен к выходу элемента поразрядного сравнения, соединенному с вторым входом второго делителя тактовой частоты, третий вход которого подключен к выходу второго делителя тактовой частоты, соединенному с входом формирователя строчных синхроимпульсов и вторым входом второго элемента ИЛИ, выход которого подключен к второму входу первого счетчика-регистра, третий вход которого подключен к выходу первого делителя тактовой частоты, соединенному с вторым входом первого элемента ИЛИ и вторым входом счетчика тактов строки, выход которого подключен к второму входу второго счетчика-регистра, третий вход которого подключен к выходу первого счетчика-регистра, а выход второго счетчика-регистра подключен к четвертому входу второго делителя тактовой частоты.
    SU ,„.1188727
SU833649440A 1983-08-03 1983-08-03 Блок синхронизации дл устройства отображени информации SU1188727A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833649440A SU1188727A1 (ru) 1983-08-03 1983-08-03 Блок синхронизации дл устройства отображени информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833649440A SU1188727A1 (ru) 1983-08-03 1983-08-03 Блок синхронизации дл устройства отображени информации

Publications (1)

Publication Number Publication Date
SU1188727A1 true SU1188727A1 (ru) 1985-10-30

Family

ID=21084394

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833649440A SU1188727A1 (ru) 1983-08-03 1983-08-03 Блок синхронизации дл устройства отображени информации

Country Status (1)

Country Link
SU (1) SU1188727A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР NO 811246, кл. G 06 F 3/153, 1978. Авторское свидетельство СССР № 1037230, кл. G 06 F 3/153, 1982. *

Similar Documents

Publication Publication Date Title
KR950005054B1 (ko) 기수/우수의 필드 검출장치
US6144410A (en) Telecine signal conversion method and an up-converter
KR850004672A (ko) 표시 제어 장치
US6320575B1 (en) Memory controller and liquid crystal display using the memory controller
KR970025148A (ko) 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로
SU1188727A1 (ru) Блок синхронизации дл устройства отображени информации
KR860002930A (ko) 기준신호 재생장치
EP0392618B1 (en) Apparatus for generating a horizontal reset signal synchronous with a subcarrier locked clock
CN107317980B (zh) 半导体装置、影像显示系统以及影像信号输出方法
JPS5992678A (ja) キ−信号検出装置
US3688200A (en) Automatic clock pulse frequency switching system
KR840005640A (ko) 필드 편향 제어용 신호 발생방법 및 회로
JPH066835A (ja) 水平周波数測定回路
KR100444796B1 (ko) 액정 표시 장치용 해상도 모드신호 발생회로
SU1034162A1 (ru) Устройство дл формировани серий импульсов
JP2936800B2 (ja) 信号発生装置
SU1495774A1 (ru) Устройство дл формировани временных интервалов
US4837783A (en) Device for deriving a synchronizing signal
KR950013062B1 (ko) 메모리 액세스시 지연 보상회로
JP3063291B2 (ja) 回線監視回路
SU1424136A1 (ru) Синхрогенератор
SU1129723A1 (ru) Устройство дл формировани импульсных последовательностей
SU1465898A1 (ru) Устройство дл ввода информации в ЭВМ
SU436370A1 (ru) УСТРОЙСТВО дл ИНДИКАЦИИ
KR950003029B1 (ko) 영상신호 처리 장치의 제어신호 발생방법