SU1185591A1

SU1185591A1 - Pulse sequence converter

Info

Publication number: SU1185591A1
Application number: SU833653731A
Authority: SU
Inventors: Александр Георгиевич Сабинин
Original assignee: Предприятие П/Я Г-4149
Priority date: 1983-10-18
Filing date: 1983-10-18
Publication date: 1985-10-15

Abstract

ПРЕОБРАЗОВАТЕЛЬ ИМПУЛЬСНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ, содержащий триггер , счетньй вход которого соединен с входом устройства, элемент ИЛИ, первьй и второй входы которого соединены соответственно с первыми обкладками первого и второго конденсаторов и с первыми вьшодами первого и второго диодов, отличающийс тем, что, с целью повышени надежности работы его при одновременном повышении быстродействи , в него введены первый и второй переменные резисторы, первые выводы которых соединены соответственно с пр мь м и инверсным выходами триггера, с вторыми выводами первого и второго диодов, а вторые выводы первого и второго резисторов соединены соответственно с первым и вторым входами элемента ИЛИ, вторые обкладки перво (Л го и второго конденсаторов соединены с общей шиной устройства. сPULSE CONSTRUCTION CONVERTER containing a trigger, the counting input of which is connected to the device input, an OR element, the first and second inputs of which are connected respectively to the first plates of the first and second capacitors and to the first outputs of the first and second diodes, characterized in that, in order to increase reliability its operation while improving speed, it introduced the first and second variable resistors, the first terminals of which are connected respectively to the direct and inverse outputs of the trigger The second pins of the first and second diodes, and the second pins of the first and second resistors are connected respectively to the first and second inputs of the OR element, the second plates of the first (Lo and second capacitors are connected to the common bus of the device.

Description

1&one&

лl

..

8eight

эо ;п :пeo; n: n

фЗFZ

оabout

..

±4 Изобретение относитс к импульсно технике и может быть использовано например, в информационно-измеритель ных устройствах. Цель изобретени - повьшение надежности работы устройства при одновременном повышении быстродействи . На чертеже изображена структурна электрическа схема устройства. Устройство содержит триггер 1, счетный вход которогосоединен с входом устройства, элемент ИЛИ 2, пе вый и второй входы которого соединены соответственно с первыми обкладка ми первого и второго конденсаторов 3 и 4 и с первыми выводами первого и второго диодов 5 и 6, первый и вто рой переменные резисторы 7 и 8, первые выводы которых соединены соответ ственно с пр мым и инверсным выходами триггера 1, с вторыми выводами пе вого и второго диодов 5 и 6, а вторы выводы первого и второго переменных резисторов 7 и 8 соединены соответственно с первым и вторым входами элемента ИЛИ, вторые обкладки первого и второго конденсаторов 3 и 4 соединены с общей шиной устройства. I Устройство работает следующим образом . До прихода импульсов на вход устройства триггер 1 находитс в одном из устойчивых состо ний. Если на пр мом выходе триггера 1 имеетс , а на инверсном - единица,то конденсатор 3 разр жен через диод 5, а конденсатор 4 зар жен через резистор В.На входы элемента ИЛИ 2 поступают сигналы логического нул и едини1 ы. На выходе элемента ИЛИ 2 формируетс сигнал логической единицы . Лри поступлении импульсов входного сигнала с периодом Т на счетный вход триггера 1, последний перебрасываетс в противоположное состо ние. Конденсатор 4 разр жаетс через диод 6, а,конденсатор 3 зар жаетс через резистор 7 с посто нной времени RC резистора и конденсатора. .Конденсатор 3 за врем периода повторени входных импульсов Т зар жаетс до уровн , величина которого не превьппает порог формировани логической единицы на входе элемента ИЛИ 2. На входы элемента ИЛИ 2 Поступают сигналы совпадени логических нулей, на выходе элемента ИЛИ 2 формируетс сигнал логического нул . Через период повторени входного сигнала Т триггер 1 перебрасываетс , и на выходе устройства формируетс сигнал Логического нул . С окончанием импульсов входного сигнала один из конденсаторов зар жаетс до уровн логической единицы, другой конденсатор разр жаетс до уровн логического нул . На входы элемента ИЛИ 2 поступают логические сигналы несовпадени нулей Ноль-единица. На выходе устройства формируетс сигнал логической единицы.± 4 The invention relates to a pulse technique and can be used, for example, in information-measuring devices. The purpose of the invention is to increase the reliability of the device while improving speed. The drawing shows a structural electrical circuit of the device. The device contains a trigger 1, the counting input is connected to the input of the device, the element OR 2, the first and second inputs of which are connected respectively to the first plates of the first and second capacitors 3 and 4 and to the first terminals of the first and second diodes 5 and 6, the first and second The first variable resistors 7 and 8, the first terminals of which are connected to the direct and inverse outputs of trigger 1, respectively, with the second terminals of the first and second diodes 5 and 6, and the second terminals of the first and second variable resistors 7 and 8 are connected to the first and second resistors and the second m inputs of the OR element, the second plates of the first and second capacitors 3 and 4 are connected to a common bus device. I The device works as follows. Prior to the arrival of pulses at the input of the device, trigger 1 is in one of the stable states. If the direct output of flip-flop 1 is present and the inverse one is one, then capacitor 3 is discharged through diode 5, and capacitor 4 is charged through resistor B. The inputs of the OR 2 element receive logic zero and unit signals. At the output of the element OR 2, a signal of a logical unit is formed. The arrival of pulses from the input signal with a period T on the counting input of flip-flop 1, the latter is transferred to the opposite state. Capacitor 4 is discharged through diode 6, and capacitor 3 is charged through resistor 7 with a time constant RC resistor and capacitor. The capacitor 3 during the repetition period of the input pulses T is charged to a level whose value does not exceed the threshold for the formation of a logical unit at the input of the OR 2 element. The inputs of the OR 2 element are received. After a period of repetition of the input signal T, the flip-flop 1 is thrown, and a Logic zero signal is generated at the device output. With the end of the input signal pulses, one of the capacitors is charged to the level of a logical unit, the other capacitor is discharged to the level of a logical zero. The inputs of the element OR 2 receive logical signals of zero-zero zero discrepancies. At the output of the device, a logical unit signal is generated.

Claims

A PULSE SEQUENCE CONVERTER comprising a trigger, the counting input of which is connected to the input of the device, an OR element, the first and second inputs of which are connected respectively to the first plates of the first and second capacitors and to the first terminals of the first and second diodes, characterized in that, in order to increase reliability its operation with a simultaneous increase in speed, the first and second variable resistors are introduced into it, the first conclusions of which are connected respectively to the direct · and inverse outputs of the trigger, with the first conclusions of the first and second diodes, and the second conclusions of the first and second resistors are connected respectively to the first and second inputs of the $ OR element, the second plates of the first and second capacitors are connected to the device common bus.

1 1185591 2