SU1182408A1 - Oscillograph with digital storage of tested signal form - Google Patents

Oscillograph with digital storage of tested signal form Download PDF

Info

Publication number
SU1182408A1
SU1182408A1 SU843722807A SU3722807A SU1182408A1 SU 1182408 A1 SU1182408 A1 SU 1182408A1 SU 843722807 A SU843722807 A SU 843722807A SU 3722807 A SU3722807 A SU 3722807A SU 1182408 A1 SU1182408 A1 SU 1182408A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
digital
pulse
oscillograph
Prior art date
Application number
SU843722807A
Other languages
Russian (ru)
Inventor
Евгений Иванович Михайлов
Тарас Петрович Пироженко
Александр Борисович Черняк
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU843722807A priority Critical patent/SU1182408A1/en
Application granted granted Critical
Publication of SU1182408A1 publication Critical patent/SU1182408A1/en

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Description

Изобретение относитс  к электрризмерительной технике и может быть использовано :-Ц1  цифровой регистрации и визусШьного наблюдени  периодических сигналов. Цель изобретени  повышение наделлости . На чертеже представлена структур на  электрическа  схема устройства Устройство состоит из блока 1 си . хронизации, блока 2 автосдвига, нуль-органа 3, генератора 4 импульсов , цифроаналогового преобразова ,тел  (ЦАП) 5, регистра 6, оперативного запоминающего блока (ОЗБ) 7, цифроаналогового преобразовател  8 вертик 1льиого отклонени  (ВО), инди катора 9, адресного счетчика роаналогового преобразовател  11 горизонтального отклонени  (Ш) и счетчика 12 импульсов. Вход блока 1 синхронизации соединен с шиной исследуемого сигнала а выход - с первым входом блока 2 автосдвига, второй выход которого соединен с входом генератора 4 импульсов , выходом соединенного с вто рым входом регистра 6, первьп вход которого соединен с выходом нульоргана 3, вторым входом соединенного с выходом ЦАП 5, вход которого соединен с вторым выходом регистра первым выходом соединенного с первь входом ОЗБ 7, выход которого соединен с входом ЦАП ВО В, а второй вход - с первым выходом адресного счетчика 10, второй выход которого соединен с входом ЦАП ГО 11, выходо соединенного с первым входом индикатора 9,второй вход которого соеди нен с выходом ЦАП ВО 8.Вход счетчик 12 импульсов соединен с третьим выходом блока 2 автосдвига, первый выход с входом адресного счетчика 10, а второй выход - с вторьм входом блока 2 автосдвига, первьй выход которого соединен с третьим входом нуль-органа 3, входом соедиченного с шиной исследуемого сигна ла. Зстройство работает следуюнщм образом. Исследуемый периодический сигнал поступает на первые- входы нульоргана З.и блока 1 синхронизаи;ии. Оператор устанавливает уровень синхронизации UQ. БЛОК 1 синхронизации формирует синхроимпульсы в моменты перехода ронта исследуемого сигнала через уровень Ug. С выхода блока 1 синхроимпульсы поступают на вход блока 2 автосдвига, которьш формирует импульсы по закону: Т„ Т„ н- п-йТ где Т - задержка выходного импульса блока автосдвига относительно синхроимпульса; TQ - начальна  задержкаi йТ - шаг автосдвига; п - пор дковьш номер импульса автосдвига. Нуль-орган 3, генератор 4 импульсов , регистр 6, ЦАП 5 представл ют собой АЦП поразр дного уравновешивани  . Первьй из синхроимпульсов, формируемых дл  каждого периода исследуемого сигнала, запускает блок автосдвига, который формирует импульс автосдвига с задержкой Т,. Этот импульс автосдвига стробирует нуль-орган, производ  уравновешивание старшего разр да ЦАП 5.Второй синхроимпульс формирует импульс автосдвига с той же задержкой Т, производ  уравновешив-ание следующего разр да ЦАП 5. Таким образом, формируетс  k синхроимпульсов и k импульсов автосдвига (где k - число разр дов регистра 6 и ПДП 5). Счетчик импульсов подсчитывает число импульсов автосдвига и после k -го импульса измен ет шаг автосдвига. При очередной Т задержке автосдвига вновь формируетс  k импульсов, которые производ т уравновешивание ЦАП. При одном и том же шаге автосдвига уравновешивание ЦАП 5 производитс  при одних и тех же мгновенных значени х исследуемого сигнала.Нуль-орган 3 сравнивает посто нное напр жение на выходе ЦАП 5 с исследуемым сигналом в моменты стробировани , когда он имеет одно и то же мгновенное значение дл  каждого из импульсов стробировани . Благодар  этому отпадает необходимость в поддержании посто нного уровн  напр жени  на первом входе нуль-органа 3 в процессе уравновешивани .The invention relates to electrical engineering and can be used: -C1 digital registration and visual observation of periodic signals. The purpose of the invention is increasing allotment. The drawing shows the structures on the electrical circuit of the device. The device consists of a block of 1 si. synchronization, automatic shift unit 2, zero-body 3, pulse generator 4, digital-analogue conversion, phone (DAC) 5, register 6, online storage unit (OZB) 7, digital-to-analogue converter 8 vertic of the first deviation (VO), indicator 9, address counter analogue converter 11 horizontal deviation (W) and the counter 12 pulses. The input of the synchronization unit 1 is connected to the bus of the signal under study and the output to the first input of the automatic shift unit 2, the second output of which is connected to the input of the generator 4 pulses, the output connected to the second input of the register 6, the first input of which is connected to the output of the null organ 3, the second input of the connected with the output of the DAC 5, the input of which is connected to the second output of the register by the first output connected to the first input of the OZB 7, the output of which is connected to the input of the DAC VO B, and the second input to the first output of the address counter 10, the second output of which n with the input of the DAC GO 11, the output connected to the first input of the indicator 9, the second input of which is connected to the output of the DAC VO 8. The input of the pulse counter 12 is connected to the third output of the automatic shift unit 2, the first output to the input of the address counter 10, and the second output - with the second input of the automatic shift unit 2, the first output of which is connected to the third input of the null organ 3, the input of the test signal connected to the bus. The device works in the following way. The analyzed periodic signal arrives at the first inputs of the nullor Z. and block 1 of synchronization; ii. The operator sets the level of synchronization UQ. The synchronization block 1 generates sync pulses at the moments of the transition of the signal under study through the Ug level. From the output of block 1, the clock pulses are fed to the input of block 2 of the autoshift, which generates pulses according to the law: T Т T-nnn-T T where T is the delay of the output pulse of the auto-shift unit relative to the sync pulse; TQ is the initial delay; it is the step of the autoshift; n is the order number of the autoshift pulse. The null organ 3, the pulse generator 4, register 6, DAC 5 is a bit-balanced ADC. The first of the sync pulses generated for each period of the signal under test starts the auto-shift unit, which generates an auto-shift pulse with delay T ,. This auto-shift pulse gates the null-organ, balancing the higher bit of the DAC 5. The second sync pulse generates an auto-shift pulse with the same delay T, balancing the next bit of the DAC 5. Thus, k sync pulses and k auto-shift pulses are generated (where k - the number of bits of the register 6 and RAP 5). The pulse counter counts the number of auto-shift pulses and after the k-th pulse changes the auto-shift step. At the next T delay, the autoshift re-generates k pulses that balance the DAC. At the same autoshift step, balancing of the DAC 5 is performed at the same instantaneous values of the signal under investigation. Zero-organ 3 compares the constant voltage at the output of the DAC 5 with the signal under investigation at the moments of gating when it has the same instantaneous value for each of the gating pulses. Due to this, there is no need to maintain a constant voltage level at the first input of the null organ 3 during the balancing process.

Результаты уравновешивани  дл  каждого значени  задержки занос тс  в блок 7, а затем воспроизво:д тс  с помощью ЦАП 8 и 11 на эк- ° ране индикатора 9.The equilibration results for each value of the delay are entered in block 7, and then reproduced using the DAC 8 and 11 on the display 9 screen.

1182408411824084

Введение цифровых узлов, не требующих регулировки, позвол ет повысить надежность устройства и обеспечивает высокую точность, The introduction of digital nodes that do not require adjustment, improves the reliability of the device and provides high accuracy,

Claims (1)

ОСЦИЛЛОГРАФ С ЦИФРОВЫМ ЗАПОМИНАНИЕМ ФОРМЫ ИССЛЕДУЕМЫХ СИГНАЛОВ, содержащий блок синхронизации, .вход которого соединен с шиной исследуемого сигнала, а выход - с первым входом блока автосдвига, второй выход которого соединен с входом генератора импульсов, выходом соединенного с вторым входом регистра, первый, вход которого соединен с Выходом нуль-органа, вторьм входом соединенного с выходом цифроаналогового преобразователя, вход которого соединен с вторым выходом регистра, первым выходом соединенного с первым входом оперативного запоминающего блока, выход которого соединен с входом цифроаналогового преобразователя вертикального отклонения,а второй вход - с первым выходом адресного счетчика, второй выход которого соединен с входом цифроаналогового преобразователя горизонтального отклонения, выходом соединенного с первым входом индикатора, второй вход которого соединен с вы- , ходом цифроаналогового преобразователя вертикального отклонения,о тличающийся тем, что, с целью повышения надежности, он снабжен счетчиком импульсов, вход которого соединен с третьим выходом блока автосдвига, первый выход - с входом адресного счетчика, а второй выход - с вторым входом блока автосдвига, первый выход которого соединен с третьим входом нуль-органа, входом соединенного с шиной исследуемого сигнала.OSCILLOGRAPH WITH DIGITAL STORAGE OF THE FORM OF THE RESEARCH SIGNALS, comprising a synchronization unit, the input of which is connected to the bus of the signal under study, and the output is connected to the first input of the auto-shift unit, the second output of which is connected to the input of the pulse generator, the output connected to the second input of the register, the first, whose input connected to the output of the zero-organ, the second input connected to the output of the digital-to-analog converter, the input of which is connected to the second output of the register, the first output connected to the first input of the operational memory a heating unit, the output of which is connected to the input of the digital-to-analog converter of vertical deviation, and the second input is connected to the first output of the address counter, the second output of which is connected to the input of the digital-to-analog converter of horizontal deviation, the output connected to the first input of the indicator, the second input of which is connected to the output digital-to-analog vertical deviation converter, characterized in that, in order to increase reliability, it is equipped with a pulse counter, the input of which is connected to the third output Lok Automatic pan, the first output - to an input of the address counter and the second output - to a second input Automatic pan unit, a first output connected to the third input of the zero-body connected to the input of the signal bus.
SU843722807A 1984-04-10 1984-04-10 Oscillograph with digital storage of tested signal form SU1182408A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843722807A SU1182408A1 (en) 1984-04-10 1984-04-10 Oscillograph with digital storage of tested signal form

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843722807A SU1182408A1 (en) 1984-04-10 1984-04-10 Oscillograph with digital storage of tested signal form

Publications (1)

Publication Number Publication Date
SU1182408A1 true SU1182408A1 (en) 1985-09-30

Family

ID=21112104

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843722807A SU1182408A1 (en) 1984-04-10 1984-04-10 Oscillograph with digital storage of tested signal form

Country Status (1)

Country Link
SU (1) SU1182408A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Техническое описание осциллографа С8-8 (GCCP), 1975. 2. Техническое описание осциллографа Wp-1100 фи1)мы Tektro-nix (US), 1978. *

Similar Documents

Publication Publication Date Title
DE3585957D1 (en) METHOD AND SYSTEM FOR PROCESSING DIGITAL SIGNALS WITH PHASE CORRECTION CHARACTERISTICS.
GB2341501A (en) A high speed test waveform generator using delay elements, and a self-testing semiconductor device incorporating the generator
US3659087A (en) Controllable digital pulse generator and a test system incorporating the pulse generator
SU1182408A1 (en) Oscillograph with digital storage of tested signal form
USRE36063E (en) Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
US4604588A (en) Digital delay line tester
SU1182450A1 (en) Apparatus for calibrating level of high frequency and very high frequency harmonic signals
SU1370787A1 (en) Device for measuring dynamic parameters of d-a converters
KR100340057B1 (en) Testing method of analog to digital conveter
SU1635150A2 (en) Device for calibration of levels of shf signals
SU970676A1 (en) Digital meter of ac voltage amplitude
JPH0125335Y2 (en)
JPH0621816A (en) Test circuit for d/a converter
SU801243A1 (en) Recirculation-type time interval meter
JP2944307B2 (en) A / D converter non-linearity inspection method
RU4650U1 (en) DEVICE FOR MEASURING SIGNALS FOR TELEVISION BROADCASTING
SU1360550A1 (en) Device for measuring errors of a-d converters
SU1696891A1 (en) Device for generating harmonic signal for vibration test table
SU1644378A1 (en) Device for control of functioning of analog-to-digital converters under dynamic condition
SU752203A1 (en) Digital analyzer of semiconductor device time characteristics
SU864142A1 (en) Device for automatic time shift of gate pulses
SU536441A1 (en) Strobe digital pulse signal meter
SU1182412A1 (en) Bridge measuring device
SU789913A1 (en) Electric signal increasing period time meter
SU1211879A1 (en) Device for measuring conversion characteristic of high-speed and low-error analog-to-digital converters