SU1181153A1

SU1181153A1 - Четырехразр дный преобразователь двоично-дес тичного кода в двоичный

Info

Publication number: SU1181153A1
Application number: SU843726791A
Authority: SU
Inventors: Юрий Тимофеевич Селетников; Александр Иванович Аспидов; Владимир Савватьевич Шевчук; Юрий Михайлович Калашников
Original assignee: Горьковское Высшее Зенитное Ракетное Командное Училище Противовоздушной Обороны
Priority date: 1984-04-11
Filing date: 1984-04-11
Publication date: 1985-09-23

Abstract

ЧЕТЫРЕХРАЗРЯДНЬЙ ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ, содержащий три элемента И и первый и второй элементы НЕ, вход второго элемента НЕ соединен с входом четвертого разр да преобразовател и с первыми входами первого и второго элементов И, вторые входы которых соединены с входом первого разр да преобразовател , вход третьеГо разр да которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом второго элемента НЕ, о т л ичающийс тем, что, с целью упрощени преобразовател , он содержит четыре элемента ИСКЛЮЧАЩЕЕ ИЛИ, выходы которых вл ютс выходами преобразовател , входы первого, второго и третьего разр дов которого соединены с первыми входами первого второго и третьего элементов ИСКЛЮЧАЮЩЕЕ КПИ соответственно, первый вход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом третьего разр да преобразовател и с входом первого элемента НЕ, выход которого соединен с третьими входами первого и второго, элементов И, выходы которых соединены с вторыми входами вто (Л рого и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход четвертого элемента ИСКПЮЧАКЩЕЕ ИЛИ соединен с выходом второго элемента И, четвертый вход которого соединен с входом второго разр да,преобразовател , вход четвертого разр да которого соединен с вторым входом первого и третьим входом третьего элементов ИСКгаОЧАЩЕЕ ИЛИ, выход третьего элемента И соединен с третьим входом четвертого элемента ИСКЛЮЧАЩЕЕ ИЛИ. СП 00

Description

11181

Изобретение относитс к автоматике и вычислительной технике и предназначено дл построени параллельных комбинационных преобразоватепей ;двоично-дес тичного кода в двоичный. Цель. изобретени - упрощение четырехразр дного преобразовател .

На чертеже представлена функциональна схема предлагаемого устройства .

Преобразователь содержит входы 1-4, элементы НЕ 5 и 6, элементы И 7 - 9, элементы 10-13 ИСКЛЮЧАЮЩЕЕ ИЛИ и выходы 14 - 17.

Работа предлагаемого преобразовател описываетс следующими.выражени ми:

У1 М2 (Х1,Х4)

У2 М2 (Х2) Л (XI, ХЗ, Х4); (1) 20 УЗ М2 (ХЗ,Х4) А (Х1,,ХЗ,Х4); У4 М2 (ХЗ)Л (Х1,Х2,ХЗ,Х4) А (ХЗ,Х4), где У1 (выход 14), У2 (выход 15), УЗ (выход 16), У4 (выход 17) - значени разр дов выходного числа в 25 пор дке возрастани значимости разр дов;

XI (вход 1), Х2 (вход 2), ХЗ (вход 3) Х4 (вход 4) - значени разр дов входного числа, перечислен- 30 ные в пор дке возрастани значимости разр довi М2 - функци ИСКЖ) ИПИ; Л - функци конъюнкци .

Выражени (1) получены на осно- 35 вании таблицы.

Продолжение таблицы

Преобразователь функционирует слдующим образом.

Пусть требуетс получить значение разр дов выходного числа, если разр ды входного числа заданы следующими значени ми: Х1 Х2 ХЗ Х4 0. Тогда на каждом выходе элементов И 7 - 9 значение сигнала равно нулю.

На всех входах элементов 10 - 13 ИС1ШЮЧА10ЩЕЕ ИЛИ имеютс сигналы, равные нулю. На основании услови функционировани этого элемента ца выходах элементов 10 - 13 сигналы равны нулю, т.е. У1 У2 УЗ У4 0.

Непосредственна подстановка входных чисел на других наборах выполн ет требуемое преобразование, заданное таблицей. Преобразователь осуществл ет пр мую передачу кода с входов на выходы, если входное число меньше или равно 4, и вычитает из входного числа цифру 3 в противном случае. Такой алгоритм преобразовани позвол ет использовать предлагаемый преобразователь при создании параллельных преобразователей двоично-дес тичного кода в двоичный.

Таким образом, предлагаемьй четырехразр дньй преобразователь может выполн ть роль базового блока при построении многоразр дных преобразо .вателей.

/5

;;

16

12

n

13

Claims

ЧЕТЫРЕХРАЗРЯДНЫЙ ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ, содержащий три элемента

И и первый и второй элементы НЕ, вход второго элемента НЕ соединен с входом четвертого разряда преобразователя и с первыми входами первого и второго элементов И, вторые входы которых соединены с входом первого разряда преобразователя, вход третьего разряда которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом второго элемента НЕ, о т л ичающийся тем, что, с целью упрощения преобразователя, он содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых являются выходами преобразователя, входы первого, второго и третьего разрядов которого соединены с первыми входами первого второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно, первый вход четвертого элемента ИСКЛПЧАЮЩЕЕ ИЛИ соединен с входом третьего разряда преобразователя и с входом первого элемента НЕ, выход которого соединен с третьими входами первого и второго, элементов И, выходы которых соединены с вторыми входами второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом второго элемента И, четвертый вход которого соединен с входом второго разряда,преобразователя, вход четвертого разряда которого соединен с вторым входом первого и третьим входом третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход третьего эле¹ мента И соединен с третьим входом ' четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.