SU603134A1 - Устройство дл преобразовани двоичнодес тичного кода в аналоговый сигнал - Google Patents
Устройство дл преобразовани двоичнодес тичного кода в аналоговый сигналInfo
- Publication number
- SU603134A1 SU603134A1 SU762365931A SU2365931A SU603134A1 SU 603134 A1 SU603134 A1 SU 603134A1 SU 762365931 A SU762365931 A SU 762365931A SU 2365931 A SU2365931 A SU 2365931A SU 603134 A1 SU603134 A1 SU 603134A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary
- code
- decimal code
- elements
- conversion
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к технике передачи и приема дискретной информации.
Известно устройство дл преобразовани двоично-дес тичного кода в аналоговый сигнал , содержащее регистр сдвига с обратной св зью, сумматоры и пороговый элемент 1.
Это известное устройство имеет низкую точность преобразовани сигнала.
Известно также устройство дл преобразовани двоично-дес тичного кода в аналоговый сигнал, содержание формирователь комбинаций двоично-дес тичного кода и цифроаналогоБый преобразователь 2 .
Однако и это известное устройство не обеспечивает ВЫСОКУЮ точность преобразовани .
Цель изобретени - повышение точности преобразовани сигнала.
Дл этого в устройство дл преобразовани двоично-дес тичного кода в аналоговый сигнал введены два элемента ИЛИ и п ть элементов И, при этом выход первого разр да формировател комбинаций двоично-дес тичного кода подключен к первым входам первого и второго элементов И, к вторым входам которы.х подключены соответственно выходы третьего и четвертого разр дов формировател комбинаций двоично-дес тичного кода, а вы.ходы первого и второго элементов И через первый элемент ИЛИ подключены к первому входу цифроаналогового преобразовател , выход второго разр да формировател комбинаций двоичнодес тичного кода подключен к первому входу третьего и четвертого элементов И, к вторым входам которых подключены соответственно выходы третьего и четвертого разр дов формнровател комбинаций двоично-дес тичного кода, а выходы третьего н четвертого элементов И через второй элемент ИЛИ подключены к второму входу цифроаналогового преобразовател , кроме того, выходы третьего и четвертого разр дов формировател комбинаций двоично-дес тичного кода через н тый элемент И подключены к соответствуюидим входам первого и второго элементов ИЛИ и соответствуюнлим входам цифроаналогового иреобразовател непосредственно .
На чертеже нриведена структурна схема устройства.
Устройство дл преобразовани двоичнодес тичного кода в аналоговый сигнал содержит формирователь 1 комбинаций двоичнодес тичного кода, цифроаналоговый преобразователь 2, два элемента ИЛИ 3, 4 н п ть элементов И 5-9, при этом выход первого разр да формировател 1 комбинаций двоичнодес тичного кода подключен к первым входам первого и второго элементов И 5 и 6, к вторым входам которых подключены соответственно выходы третьего и четвертого разр дов формировател 1 комбинаций двоично-дес тичного кода , а выходы первого и второго элементов И 5 и 6 .через первый элемент ИЛИ 3 подключены к первому входу цифроаналогового преобразовател 2, выход второго разр да формировател 1 комбинаций двоично-дес тичного кода подключен к первому входу третьего и четвертого элементов И 7 и 8, к вторым входам которых подключены соответственно выходы третьего и четвертого разр дов формировател 1 комбинаций двоично-дес тичного кода, а выходы третьего и четвертого элементов И 7 и 8 через второй элемент ИЛИ 4 подключены к второму ВХОД;, цифроаналогового преобразовател 2, кроме того, выходы третьего и четвертого разр дов формировател 1 комбинаций двоично-дес тичного кода через п тый элемент И 9 подключены к соответствующим входам первого и второго элементов ИЛИ 3 и 4 и соответствующим входам цифроаналогового преобразовател 2 непосредственно.
Устройство работает следующим образом.
В результате суммировани двух двоичнодес тичных чисел, представленных в коде «8, 4, 2, 1 и соответствующей коррекции полученной суммы, на выходах формировател 1 комбинаций двоично-дес тичного кода образуетс двоично-дес тичный код «8, 4, 2, 1 «с излищком 3. После -промежуточного преобразовани этого кода на входы цифроаналогового преобразовател 2 поступает код с весами «5, 1, 2, 1.
Весовые значени кода «8, 4, 2, излишком 3 и кода «5, 1, 2, 1 приведены в таблице.
ОО
О
о
о
2
о
о
и
6
7
8
8
9
9
10
0000
о00
о о
о
010
о о
о
1 о
о
0001оо
0011оо
о
о
о 1
1 1
О
О 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762365931A SU603134A1 (ru) | 1976-05-19 | 1976-05-19 | Устройство дл преобразовани двоичнодес тичного кода в аналоговый сигнал |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762365931A SU603134A1 (ru) | 1976-05-19 | 1976-05-19 | Устройство дл преобразовани двоичнодес тичного кода в аналоговый сигнал |
Publications (1)
Publication Number | Publication Date |
---|---|
SU603134A1 true SU603134A1 (ru) | 1978-04-15 |
Family
ID=20663343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762365931A SU603134A1 (ru) | 1976-05-19 | 1976-05-19 | Устройство дл преобразовани двоичнодес тичного кода в аналоговый сигнал |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU603134A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4580131A (en) * | 1983-06-03 | 1986-04-01 | Harris Corporation | Binarily weighted D to a converter ladder with inherently reduced ladder switching noise |
-
1976
- 1976-05-19 SU SU762365931A patent/SU603134A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4580131A (en) * | 1983-06-03 | 1986-04-01 | Harris Corporation | Binarily weighted D to a converter ladder with inherently reduced ladder switching noise |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6360569B2 (ru) | ||
JPS57157346A (en) | Code converter | |
SU603134A1 (ru) | Устройство дл преобразовани двоичнодес тичного кода в аналоговый сигнал | |
EP0135274A3 (en) | Digital-to-analog converter | |
DE3685772D1 (de) | Digital/analogwandler. | |
JPS5753144A (en) | Digital-analogue converter | |
JPS56164628A (en) | Parallel feedback type analog-to-digital converter | |
SU894699A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
KR890012221A (ko) | 고속 승산기 및 이에 의한 승산 방법 | |
JPS57125518A (en) | D-a converter | |
JPS57140026A (en) | Digital-to-analog converting circuit | |
SU762164A1 (ru) | Цифроаналоговый преобразователь 1 | |
SU1181153A1 (ru) | Четырехразр дный преобразователь двоично-дес тичного кода в двоичный | |
JPS5630322A (en) | D/a converter | |
SU661779A1 (ru) | Цифро-аналоговый преобразователь | |
SU400993A1 (ru) | Преобразователь кода в аналоговую величину, изменяющуюся по закону синуса | |
SU855675A1 (ru) | Функциональный преобразователь | |
JPH0381175B2 (ru) | ||
SU1172019A1 (ru) | Четырехразр дный преобразователь двоичного кода в двоично-дес тичный | |
SU940296A1 (ru) | Аналого-цифровой преобразователь с автоматической коррекцией | |
SU879771A1 (ru) | Аналого-цифровой преобразователь с параллельным кодированием | |
JPS6410122A (en) | S/d converter | |
SU1008901A1 (ru) | Аналого-цифровой преобразователь | |
SU1547067A1 (ru) | Устройство цифроаналогового преобразовани | |
SU809154A1 (ru) | Преобразователь полиадического кодаВ КОд СиСТЕМы ОСТАТОчНыХ КлАССОВ |