SU1180894A1 - Многоканальное устройство приоритета - Google Patents
Многоканальное устройство приоритета Download PDFInfo
- Publication number
- SU1180894A1 SU1180894A1 SU843728189A SU3728189A SU1180894A1 SU 1180894 A1 SU1180894 A1 SU 1180894A1 SU 843728189 A SU843728189 A SU 843728189A SU 3728189 A SU3728189 A SU 3728189A SU 1180894 A1 SU1180894 A1 SU 1180894A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- channel
- input
- trigger
- output
- inputs
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИОРИТЕТА, содержащее в каждом канале первый, второй триггеры и элемент И, причем вход установки в 1 первого триггера канала вл етс соответствующим запросным входом устройства, пр мой выход первого триггера в каждом канале соединен с первым входом элемента И, выход которого соединен с 3 -входом второго триггера, пр мой выход котброго вл етс соответствующим разрешающим выходом устройства, а инверсный выход второго триггера каждого канала, кроме первого,- соединен с соответствующими входами первой группы входов элементов И предыдущих каналов, отличающеес тем, что, с целью повьшени надежности обслуживани низкоприоритетных запросов, оно содержит элемент НЕ в каждом канале и в каждом канале , кроме последнего, элемент И-НЕ, первый вход котброго соединен с пр мым выходом первого триггера соответствующего канала, а остальные входы подключены к инверсным выходам вторых триггеров последующих каналов, а выход элемента И-НЕ каждого канала, кроме последнего, соединен с соответствующими входами @ второй группы входов элементов И (Л последующих каналов, выход, каждого из которых череэ элемент НЕ в каждом канале соединен с К-входом второго триггера канала, тактовый вход которого соединен с тактовым входом устройства, причем вход установки в О первого триггера канала вл етс 00 соответствующим ответным входом устройства. :х) {:
Description
Изобретение относитс к цифровой вычислительной технике и может быть использовано дл организации доступа к коллективно используемому ресурсу, .
Цель изобретени - повьшение на дежности обслуживани низкоприоритетных запросов.
На чертеже представлена функциональна схема устройства.
Устройство содержит каналы 1, триггеры 2,.элементы И-НЕ 3, элементы И 4, элементы НЕ 5, триггеры 6, запросные входы 7, ответные входы 8, тактовый вход 9, разрешающие выходы 10.
Устройство работает следующим образом .
В исходном состо нии (при отсутствии запросов на запросных входах 7 устройства) триггеры 2 и 6 всег каналов 1 наход тс в нулевом состо нии. Нулевой сигнал с пр мого выхода триггера 2 запрещает работу элементов И-НЕ 3 и И 4. На О -входе каждого триггера 6 поддерживаетс нулевой уровень, а на К-входе - единичный . Приход очередного импульса по тактовому входу 9 подтверждает нулевое состо ние триггеров 6. На разрешающих выходах 10 устройства также действует нулевой уровень. Сигналы с уровнем логической 1, действующие на инверторнык выходах триггеров 6., дают разрешение на вхо ды элементов И-НЕ 3 и И 4 предыдущих каналов. С выхода каждого элемента И-НЕ 3 на входы элементов И 4 всех последующих каналов действуют разрешающие сигналы с уровнем логической 1.
Таким образом, в исходном состо нии разрешаетс прохождение информации с пр мых выходов триггеров 2 через элементы И-НЕ 3 соответствующего канала на входы элементов 4 всех последующих каналов и через элементы И 4, НЕ 5 - на входы триггеров 6 соответствующих каналов.
При поступлении запросных сигналов на запросные входы 7 устройства триггеры 2 соответствующих каналов устанавливаютс в состо ние 1 и с помощью элементов И-НЕ 3 и И 4 осуществл етс выбор запроса, обладающего наибольшим приоритетом. Приритет запросов убывает с возрастанием номера канала 1.
Сигнал УРОВНЯ логической 1, действующий на выходе триггера 2, наиболее приоритетного канала 1 открывает элемент И-НЕ 3, нулевой уровень с выхода которого запрещает работу элементов И 4 во всех последующих каналах 1.
По приходу очередного импульса на.тактовый вход 9 триггер 6 выбранного канала 1 устанавливаетс в 1 и с его пр мого выхода на соответствующий разрешающий выход устройства поступает выходной сигнал, разрешающий обслуживание запроса, обладающего наибольшим приоритетом. Одновременно сигнал с инверсного выхода триггера 6 обслуживаемого канала запрещает работу элементов И-НЕ 3 и И 6 предыдущих каналов, блокиру обработку вновь поступающих запросов более высокого приоритета.
Обслуживание выбранного запроса продолжаетс до по влени ответного сигнала на соответствующем ответном входе 8 устройства. По приходу ответного сигнала в обслуживаемый канал триггер 2 этого канала устанавливаетс в нулевое состо ние. При этом элемент И-НЕ 3 обслуживаемого канала закрываетс и подает разрешающий сигнал на входы элементов И 4 последующих (низкоприоритетных) каналов . Элемент И 4 обслуживаемого канала также закрьшаетс , подготавлива к выключению соответствующий триггер 6. Однако до прихода очередного импульса по тактовому входу 9 триггер 6 остаетс в состо нии 1, запреща работу элементов И-НЕ 3 предыдущих каналов. Поэтому с приходом очередно го тактоврго импульса выбор следующего запроса осуществл етс среди каналов, имеющих по отношению к обслуженному более низкий приоритет.
Така последовательность обслуживани сохран етс до тех пор, пока не будет обслужен запрос с наименьшим приоритетом. После этого снимаетс запрет с элементов И-НЕ 3 всех каналов 1 и устройство снова производит выбор наиболее приоритетного запроса из всех вновь поступивших.
Claims (1)
- МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИОРИТЕТА, содержащее в каждом канале первый, второй триггеры и элемент И, причем вход установки в 1 первого триггера канала является соответствующим запросным входом устройства, прямой выход первого триггера в каждом канале соединен с первым входом элемента И, выход которого соединен с У -входом второго триггера, прямой выход котброго является соответствующим разрешающим выходом устройства, а инверсный выход второго триггера каждого канала, кроме первого,, соединен с соответствующими входами первой группы входов элементов И предыдущих каналов, отличающееся тем, что, с целью повышения надежности обслуживания низкоприоритетных запросов, оно содержит элемент НЕ в каждом канале и в каждом канале, кроме последнего, элемент И-НЕ, первый вход которого соединен с прямым выходом первого триггера соответствующего канала, а остальные входы подключены к инверсным выходам вторых триггеров последующих каналов, а выход элемента И-НЕ каждого канала, кроме последнего, соединен с соответствующими входами второй группы входов элементов И последующих каналов, выход, каждого из которых через элемент НЕ в каждом канале соединен с К-входом второго триггера канала, тактовый вход которого соединен с.тактовым входом устройства, причем вход установки в 0” первого триггера канала является соответствующим ответным входом устройства.1 1180894 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843728189A SU1180894A1 (ru) | 1984-04-16 | 1984-04-16 | Многоканальное устройство приоритета |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843728189A SU1180894A1 (ru) | 1984-04-16 | 1984-04-16 | Многоканальное устройство приоритета |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1180894A1 true SU1180894A1 (ru) | 1985-09-23 |
Family
ID=21114195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843728189A SU1180894A1 (ru) | 1984-04-16 | 1984-04-16 | Многоканальное устройство приоритета |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1180894A1 (ru) |
-
1984
- 1984-04-16 SU SU843728189A patent/SU1180894A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 960818, кл. G 06 F 9/46, 1982. Авторское сввдетельство СССР 696460, кл. G 06 F 9/46, 1976. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4470112A (en) | Circuitry for allocating access to a demand-shared bus | |
US4488218A (en) | Dynamic priority queue occupancy scheme for access to a demand-shared bus | |
SU1180894A1 (ru) | Многоканальное устройство приоритета | |
SU1405057A1 (ru) | Многоканальное устройство приоритета | |
RU2108618C1 (ru) | Многоканальное устройство приоритета | |
SU1123033A1 (ru) | Многоканальное устройство приоритета | |
SU1160413A1 (ru) | Устройство приоритета | |
SU1361552A1 (ru) | Многоканальное устройство приоритета | |
SU1148030A1 (ru) | Многоканальное устройство приоритета | |
SU1168942A1 (ru) | Устройство дл приоритетного поключени источников информации | |
SU1273928A1 (ru) | Асинхронное устройство дл обслуживани запросов | |
SU911529A1 (ru) | Асинхронное приоритетное устройство | |
RU2109327C1 (ru) | Многоканальное устройство приоритета | |
SU1566350A1 (ru) | Устройство приоритета | |
SU1049909A1 (ru) | Устройство приоритета | |
SU1312574A1 (ru) | Устройство дл обслуживани запросов | |
SU1488798A1 (ru) | Устройство для обслуживания запросов с приоритетами | |
SU798998A1 (ru) | Ячейка пам ти дл буферного запо-МиНАющЕгО уСТРОйСТВА | |
RU2042978C1 (ru) | Многоканальное устройство для обработки запросов | |
SU864288A1 (ru) | Устройство дл обслуживани запросов | |
SU1083191A1 (ru) | Приоритетное устройство дл динамической пам ти | |
SU1335999A1 (ru) | Многоканальное устройство дл приоритетного прерывани | |
SU1315977A1 (ru) | Устройство динамического приоритета | |
SU1485242A2 (ru) | Многоканальное устройство для управления обслуживанием запросов | |
SU851408A1 (ru) | Многоканальное устройство приоритета |