SU1049909A1 - Устройство приоритета - Google Patents

Abstract

УСТРОЙСТВО ПРИОРИТЕТА,, со- держащее элемент ИЛИ, первый элемент задержки и П узлов анализа состо ни  канала (где К1 - количество источников запросов), каждый из которых содержит два триггера и два элемента И, причем первый вход первого эле мента И каждого узла анализа состо  ни  канала соединен с выходом первого элемента задержки, а выход первого элемента И в каждом узле анали за состо ни  канала соединен с первым входом первого триггера, второй вход которого  вл етс  запросным входом устройства, а выход соединен с пер вым входом второго элемента И, причем вторые входы вторых элементов И узлов анализа состо ни  канала объединены между собой,а выход второго элемента И в каждом узле анализд состо ни  канала соединен с первым входом второго триггера, причем вторые входы вторых триггеров узлов анализа состо ни  канала объединены между co6oi5, отличаю щееьс   тем, что, с цвлью повышен11  достоверности работы устройства, в него дополнительно введены триггер, второй и третий элементы задержки, а каждый узел анализа состо ни  канала содержит третий элемент И, выход которого соединен с соответствующим выходом идентификации источника запроса устройства и с вторым входом первого элемента И данного узла анализа состо ни  канала, при этом первый вход третьего элемента И каждого узла анализа состо ни  канала соединен с первым выходом второго триггера, а вторые входы третьих элементов И всех узлов анализа состо ни  канала соединены с выходом с S триггера устройства, первый вход которого соединен с входом первого (Л элемента задержки и с выходом второго элемента задержки,вход которого соединен с вторыми входами вторых элементов И всех узлов анализа сос то ни  канала и с выходом третьего элемента задержки, вход которого соединен с управл ющим входом устройс;тва , с вторым входом триггера устрой4 ства и с вторыми входами вторых ;о Jтриггеров всех узлов анализа состо  ни  канала, причем второй выход втоО рого триггера каждого ( -го узла со ;анализа состо ни  канала (где , H-l) соединен c(i +2)-м входом третьего элемента И ) -го канала (где 1уЯ) при этом каждый вход элемента ИЛИ устройства соединен с выходом, второго триггера соответствующего узла анализа состо ни  канала, а выход  вл етс  управл ющим выходом устройства.

Description

1 to igsog2

Изобретение относитс  к вычисли- элемента И в каждом узле с1налиэа состельной технике и может найти при- - то ни  канала соединен с первым вхоменение в автоматизированных сметемах управлени  и вычислительных сис темах. Известно устройство приоритета;, содержащее р узлов анализа состо ни  канала (  - число источников запросов ), элемент ИЛИ и элемент задержки а в каждом узле анализа состо ни  канала - входной и выходной триггеры и элементы И,. ИЛИ и НЕ ij . Недостаток устройства заключаетс  в больших затратах оборудовани  Наиболее близким к изобретению по технической сущности  вл етс  устройство приоритета, содержащее . Л узлов анализа состо ни  канала 1)1 -число источников запроса) ,первые входы которых соединены с соответствующими входами запроса устройства , а первые выходы - с соот ветствующими выходами идентификации источника запроса устройства, группа входов блокировки каждого узла анализа состо ни  канала соединена с вторыми выходами всех более старших по приоритету узлов анализа: состо ни  канала, элемент ИЛИ, выход которого соединен с первым входом элемента И, выходом подключенного к управл ющему выходу устройства, входы элемента ИЛИ подключены к первым выходам соответствующих узлов анализа состо ни  канала, элемент НЕ, дополнительные элементы И, ИЛИ, дешифратор и элемент задержки 2 . Недостаток этого устройства заключаетс  в низкой достоверности работы устрбйства, обусловленной жесткими, требовани ми к поступающим на вход устройства сигналам и воздействием помехи от узла с высшим приоритетом во врем  записи запроса в выходной триггер Цель изобретени  - повыиение достоверности работы устройства Поставленна  цель достигаетс  тем что в устройство приоритета, содержащее элемент ИЛИ, первый элемент задержки и in узлов анализа состо ни  канала , (где Ц - количество источников запросов), каждый из которых содержит два триггера и два элемента И, причем первый вход первого элемеи та И каждого узла анализа состо ни  канала соединен с выходом первого элемента задержки, а выход первого дом первого триггера, второй вход которого  вл етс  запросным входом уст. ройства, а выход соединен с первым входом второго элемента И, причем вторые входы вторых элементов И узлов анализа состо ни  канала объединены между собой, а выход второго элемента И в каждом узле анализа состо ни  канала соединен с первым входом второго триггера, причем вторые входы вторых триггеров узлов анализа состо ни  канала объединены между собой, дополнительно введены триггер, второй и третий элементы задержки, а каждый узел анализа состо ни  канала содержит третий элемент И, выход которого соединен с соответствующим выходом идентификации источника запроса устройства и с вторым входом первого элемента И данного узла анализа состо ни  канала, при этох первый вход третьего элемента И каждого узла анализа состо ни  канала соединен с первым iвыходом второго триггера, а вторые входы третьих элементов И всех узлов анализа состо ни  канала соединены с выходом тригг гера устройства , первый вход которого соединен с входом первого элемента задержки и с выходом второго элемента задержки, вход которого соединен с вторыми входами вторых элементов И всех узлов анализа состо ни  канала и с выходом третьего элемента задержки,вход которого соединен с управл ющим входом устройства , с вторым входом триггера устройства и с вторыми входами вторых триггеров всех узлов состо ни  канала, причем второй выход второго триггера каждого -го узла анализа состо ни  канала (где 1,И -1) соединен с(4+2)-м входом третьего элемента И А-го канала (где j i+ 1,4), при этом каждый вход элемента ИЛИ устройства соединен с выходом второго триггера соответствующего узла анализа состо ни  канала, а выход  вл етс  управл ющим входом устройства. На чертеже представлена функциональна  схема устройства Устройство содержит узлы 1 анализа босто ни  канала, элемент И2, триггер 3, элемент И Ц, триггер 5,

элемент И 6, элемент ИЛИ 7, эле- , « менты 8-10 задержки, триггер 11, управл ющий вход 12 устройства, запросные входы 13, выходы иденти фикации источника запроса устройства , управл ющий выход 15 устройства.

Устройство работает следующим Образом.

В исходном положении триггеры 3,5 и 11 наход тс  в нулевом состо -НИИ , На управл ющем выходе 15.присутствует нулевой потенциал При поступлении сигнала, Запрос на любой из входов 13 соответствующий триггер 3 переводитс  в единичное состо ние, и на управл ющем выходе 15 формируетс  единичный потенциал , отображающий обобщенный сигнал требовани  обслуживани  Поступающие в это врем  запросные сигналы по входам 13 устройства запоминаютс  соответствующими триггерами.

При поступлении сигнала Обработка запроса на управл ющий вход 12 устройства перевод тс  в нулевое состо ние триггеры 5 и триггер 11, если очи до этого находились в единичном состо нии. Управл ющий сигнал , задержанный элементом 10 задерж кй на врем  переключени  триггеров, поступает на входы элементов И и разрешает перезапись запросных сигналов из триггеров 3 в триггеры (запроса ) 5, которые подготавливают к срабатыванию соответствующий элемент И 6, обеспечива  установление приоритета более старшего канала.

Задержанный на врем  установлени  приоритета элементом 9 Задержки управл ющий сигнал приводит в единичное состо ние триггер 11 (управлени . Триггер 11 обеспечивает по вление требуемого сигнала на соответствующем выходе-lt идентификации источника запроса. Выходной сигнал готовит к с{эабатыванию соответствующий элемент И 2 дл  прохождени  управл ющего сигнала, задержан- ного элементом 8 задержки обеспечивающего перевод входного триггера 3 в нулевое состо ние, после чего

он способен фиксировать поступление

нового сигнала запроса на обслуживание .

Единственное требование к длительности управл ющих сигналов закпючаетс  в том, чтобы они обеспечивали надежное переключение триггеров с входной логикой. Это позвол ет использовать стандартные сигналы , используемые вразличных устройствах , сопр женных с рассматриваемым. Таким образом,,устройство позвол ет исключить возможность ошибочной работы при поступлении помехи от узла со старшим приоритетом и потёри очередных сигналов Запрос, поступающих по каналу, « бранному на обслуживание, в период от начала обслуживани  до его окончани , что повышает достоверность работы устройства и расшир ет его функциональные возможности при уменьшении затрат на обппупование.

Claims (1)

1 УСТРОЙСТВО ПРИОРИТЕТА, со- ‘ держащее элемент ИЛИ, первый элемент задержки и П узлов анализа состояния канала (где И - количество источников запросов), каждый из которых со- · держит два триггера и два элемента И, причем первый вход первого элемента И каждого узла анализа состояния канала соединен с выходом первого элемента задержки, а выход первого элемента И в каждом узле анализ за состояния канала соединен с первым входом первого триггера, второй вход которого является запросным входом устройства, а выход соединен с первым входом второго элемента И, причем вторые входы вторых элементов И узлов анализа состояния канала объединены между собой,а выход второго' элемента И в каждом узле анализа ' состояния канала соединен с первым входбм второго триггера, причем вторые входы вторых триггеров узлов анализа состояния канала объединены между собой, отличаю щеес я тем, что, с целью.повышения достоверности работы устройства, в него дополнительно введены триггер, второй и третий элементы задержки, а каждый узел анализа состояния канала содержит третий элемент И, выход которого соединен с соответствующим выходом идентификации источника запроса устройства' и с вторым входом первого элемента Й данного узла анализа состояния канала, при этом первый вход третьего элемента И каждого узла анализа состояния канала соединен с первым выходом второго триггера, а вторые входы третьих элементов И всех узлов анализа состояния канала соединены с выходом триггера устройства, первый вход которого соединен с входом первого элемента задержки и с выходом второго элемента задержки,вход которого соединен с вторыми входами вторых элементов И всех узлов анализа состояния канала и с выходом третьего *элемента задержки, вход которого соединен с управляющим входом устройства, с вторым входом триггера устройства и с вторыми входами вторых jтриггеров всех узлов анализа состоя'ния канала, причем второй выход второго триггера каждого < -го узла анализа состояния канала (где 4=1, И-i) соединен с (4 +2)-м входом третьего элемента И j -го канала (где j = 4 + 1,/1), при этом каждый вход элемента ИЛИ устройства соединен с выходом, второго триггера соответствующего узла анализа состояния канала, а выход является управляющим выходом устройства.